1、第第8章章 可編程通用接口芯片及應用可編程通用接口芯片及應用本章重點：1）8255A控制字及三種工作方式v 2）8253控制字及六種工作方式v 3）8250控制字及工作方式v本章將在前面關于微計算機I/O接口和I/O技術介紹的基礎上，進一步討論組成微計算機/微處理器系統的一些通用可編程接口芯片。8.1 可編程接口芯片的功能及分類v該小節介紹了一個可編程接口芯片應具備的一些功能v該小節介紹了可編程接口芯片按其使用范圍可以分為兩大類v1. 專用接口芯片v這類芯片是為某類外設的專門功能而設計的專用控制芯片v2. 通用接口芯片v這類接口可作為多種外設的接口，其功能是通用的8.2 可編程通用并行接口82

2、55A工作方式及其綜合應用v該節介紹了可編程通用并行接8255A的應用v8255A的通用性極強，使用靈活，CPU通過它可方便地與各種外設相連，實現其間的并行傳輸v引腳v1. 與外設連接的引腳v PA7PA0，PB7PB0和PC7PC0v2. 與CPU連接的引腳v（1）RESET：復位輸入信號（2）CS()：片選信號（3）A0和A1：芯片內部寄存器的選擇信號（4）R()D()：讀信號（5）W()R()：寫信號v內部邏輯結構v1. 外設接口部分（端口A，B，C）v（1）端口Av 一個8位的數據輸出鎖存/緩沖器和一個8位的數據輸入鎖存器。v（2）端口Bv 一個8位的數據輸出鎖存/緩沖器和一個8位的數

3、據輸入鎖存器。v（3）端口Cv 一個8位的數據輸出鎖存/緩沖器和一個8位的數據輸入緩沖器（輸入沒 有鎖存）。v2. 內部邏輯（A組和B組控制電路）v3. CPU接口（數據總線緩沖器和讀/寫控制邏輯）v（1）數據總線緩沖器v 這是一個8位雙向三態緩沖器，三態由讀/寫控制邏輯控制。v（2）讀/寫控制邏輯v 它與CPU的6根控制線相連，從CPU的地址和控制總線上接受輸入的信 號，轉變成各種命令送到A組或B組控制電路進行相應的操作。v控制字v1. 8255A方式選擇控制字2. 8255A按位置位/復位的控制字v工作方式v1. 方式0（Model 0）基本輸入/輸出方式v（1）方式0的工作特點v 兩個8

4、位端口和兩個4位端口，即端口A和端口B，端口C的高4位和低4位。v 任何一個端口均可作為輸入/輸出口。v 輸出鎖存。v 輸入不鎖存。v 各端口的輸入/輸出方向可以有16種不同的組合。v（2）方式0的應用v2. 方式1（Model 1）選通輸入/輸出方式 （1）方式1的工作特點v端口A和B可分別作為兩個數據口工作在方式1，且任一端口均可作為輸入口或輸出口，輸入輸出帶鎖存。v如果8255A的端口A和B中只有一個端口工作方式在方式1，那么端口C中有3位被規定為配合方式1的控制和狀態信號，此時另一個端口仍可以工作在方式0，而端口C中的其余5位也可以任意作為輸入或輸出口用。v當8255A的端口A和B均工

5、作在方式1時，端口C有6位被規定為配合方式1的控制和狀態信號，余下的2位仍可由程序設定作為輸入或輸出口用。 （2）方式1輸入情況下有關信號的規定vS()T()B()（Strobe）：選通輸入vIBF（Input Buffer Full）：輸入緩沖器滿vINTR（Interrupt Request）：中斷請求信號vINTE（Interrupt Enable）：中斷允許信號 （3）方式1輸出時有關信號的規定vOBF()（Output Buffer Full）：輸出緩沖器滿vACK()（Acknowledge）：響應輸入INTR：中斷請求信號vINTR：中斷請求信號 （4）方式1輸入輸出組合 3.

6、方式2（Model 2）雙向數據傳送方式v（1）方式2的工作特點v（2）方式2的控制信號v（3）方式2的應用v（4）方式2與其他工作方式的組合v該小節介紹了8255A在各種工作方式下的時序v（1）方式0的輸入時序v（2）方式0的輸出時序v（3）方式1的輸入時序v（4）方式1的輸出時序v（5）方式2的時序v該小節通過例子介紹了8255A如何初始化編程以及如何控制8255A的并行I/Ov1. 8255A的初始化編程2. 8255A用于A/D和D/A接口8.3 可編程定時/計數器8253工作方式及其綜合應用v定時器/計數器在微計算機系統中具有極為重要的作用，例如在IBM PC微機中作定時用，為計時電

7、子鐘提供恒定的時間基準，為動態存儲器刷新定時以及揚聲器的基音調時等。在實時操作系統和多任務操作系統中，定時器/計數器則是任務調度的主要依據。v該節介紹可編程定時/計數器8253的應用v1. 8253芯片的主要特點v（1）有3個獨立的16位計數器；v（2）每個計數器可按二進制或二十進制計數；v（3）每個計數器的計數頻率可高達2.6MHz；v（4）每個計數器都可以由程序確定按照6種不同方式工作；v（5）所有的輸入/輸出電平均與TTL電平兼容；v（6）采用NMOS工藝。v2. 8253的用途 （1）在多任務的分時系統中作為中斷信號實現程序切換；v（2）可為I/O設備輸出精確的定時信號；v（3）可作為

8、一個可編程的波特率發生器；v（4）實現時間延遲。v1. 數據總線緩沖器vCPU向8253寫入的方式控制字；vCPU向某計數器寫入的初始計數值；vCPU從某計數器讀出的計數值。v2. 讀/寫邏輯電路vA1，A0用來3個計數器和控制器進行尋址，R()D()讀信號，WR()寫信號，CS()片選信號v3. 控制寄存器v4. 計數器0，1和2v每個計數器內部結構相同，包含1個8位的控制寄存器、1個16位的計數初值寄存器（CR）、1個計數執行部件（CE）和1個輸出鎖存器（OL）v計數器引腳v（1）CLK：時鐘輸入引腳v（2）GATE：門控輸入引腳v（3）OUT：定時器/計數器的脈沖輸出引腳v1. 方式0計

9、數結束產生中斷v（1）計數器只計一次。當計數器減至0后，不重新計數，輸出OUT保持為高，只有寫入另一計數初值后，OUT變低，才開始新的計數。v（2）8253內部是在CPU寫計數初值的WR()信號上升沿將此值寫入計數器的，但必須在有WR()信號下一個時鐘脈沖到來時，計數初值才送至計數執行部件。v (3）門控GATE可以暫停計數器的計數過程。如果在計數過程中有一段時間GATE變低，則計數器暫停計數，直到GATE重新變高為止。v（4）計數過程中，如果有新的計數初值送至計數器，則在下一時鐘脈沖到來時，新的初值送至計數執行部件。此后，計數器按新的初值重新計數。如果初值為兩個字節，則計數將直到高位字節寫完

10、后的下一時鐘脈沖才開始。v2. 方式1可重復觸發的單穩態觸發器v（1）寫入控制字后，計數器OUT輸出端即以高電平作為起始電平，計數初值送到初值寄存器后，再經過一個時鐘周期，便送到計數執行部件。當門控信號GATE上升沿到來時，邊沿觸發器受到觸發，在下一個CLK脈沖到來時，輸出端OUT變為低電平，并在計數到達0以前一直維持低電平。v（2）當計數器減至0時，輸出端OUT變為高電平，并在下一次觸發后的第一個時鐘到來之前一直保持高電平。v（3）若計數器初值設置為N，則在輸出端OUT將產生維持N個時鐘周期的輸出脈沖。v（4）方式1的觸發是可重復的。即當初值為N時，計數器受門控GATE觸發，輸出端OUT出現

11、N個時鐘周期的輸出負脈沖后，如果又來一門控GATE的上升沿，OUT輸出端將再輸出N個時鐘周期的輸出負脈沖，而不必重新寫入計數初值。v（5）如果在輸出負脈沖期間，又來一個門控信號GATE上升沿，則在該上升沿的下一個時鐘脈沖后，計數執行部件重取初值進行減1計數，減為時輸出端才變為高電平，這樣，原來的低脈沖輸出比原來延長了。v（6）如果在輸出負脈沖期間，對計數器寫入一個新的計數初值，將不對當前輸出產生影響，輸出低電平脈寬仍為原來的初值，除非又來一個門控信號GATE的上升沿，而在下一門控觸發信號到來時，按新的計數初值作減1計數。v3. 方式2分頻器v（1）上述執行過程是以GATE輸入端保持高電平為條件

12、的。若GATE端加低電平，則不進行計數操作。而GATE端的每一次從低到高的跳變都將引起計數執行部件重新裝入初值。v（2）若在計數期間，送入新的計數值，而GATE一直保持高，則輸出OUT將不受影響。但在下一輸出周期，將按新的計數值進行計數。v（3）若在計數期間，送入新的計數值，而GATE發生一個由低至高的跳變，那么在下一時鐘到來時，新的計數值被送入計數執行部件，計數器按新的計數初值進行分頻操作。v4. 方式3可編程方波發生器v方式3與方式2的工作及其類似，不同的是OUT的輸出為方波或基本對稱的矩形波。v5. 方式4軟件觸發的選通信號發生器v（1）GATE1時，進行減1計數；GATE0時，計數停止

13、，而輸出維持當時的電平。只有在計數器減為“0”時，才使輸出產生電平的變化而出現負脈沖。v（2）若在計數中又寫入新的計數值，則在下一個時鐘周期，此計數值被寫入計數執行部件，并且計數器從新的計數值開始做減1計數。v（3）如果新寫入的計數初值為2個字節，則在寫第一個字節時，計數不受影響，寫入第2個字節后的下一個時鐘周期，計數執行部件獲得新計數值，并以新計數值重新開始計數。v6. 方式5硬件觸發的選通信號發生器v（1）若在計數過程中，GATE端來一上升沿進行觸發，則經過下一時鐘周期后，計數執行部件將重新獲得計數初值（初值未變），并進行減1計數直至“0”。v（2）若在計數過程中，寫入新的計數初值，而GA

14、TE無上升沿觸發脈沖，則當前輸出周期不受影響。在當前周期結束后，再受觸發，按新的計數初值開始計數。v（3）若在計數過程中寫入新的計數初值，而GATE又有上升沿觸發脈沖，則在下一CLK時鐘周期，計數執行部件將獲得新的計數值，并按此值做減1計數。v7. 8253工作方式小結v（1）控制字寫入寄存器時，所有控制邏輯電路復位，輸出端OUT輸出初始電平（高或低）。v（2）初始值寫入后，要經過一個CLK時鐘周期（包括一個上升沿和一個下降沿），計數執行部件CE才開始計數。v（3）門控信號GATE可以用電平觸發或邊沿觸發，有的方式中兩種方式都允許。8.4 可編程串行接口8250工作方式及其綜合應用v對距離較遠

15、的通信，人們習慣采用串行的方式。串行通信雖然可以使系統的費用下降，但也隨之帶來了串/并、并/串轉換以及位計數等問題，使串行通信技術比并行技術復雜得多。v8250是專門的異步通信接口,該節著重介紹它的功能和應用v1.串行接口的典型結構v（1）數據總線收發器是并行的雙向數據通道，負責將CPU送來的并行數據傳送給串行接口，并將串行接口接收的外設數據送給CPU。v（2）聯絡信號邏輯用于完成CPU與串行接口之間信息的聯系。v（3）控制總線CB（Control Bus）。它是串行接口與外設之間進行數傳所必須的各種控制信息的通路。v（4）串入/串出是串行接口與外設之間的數傳通道，均為串行方式。v（5）發送時

16、鐘和接收時鐘是串行通信中數據傳送的同步信號。 （6）狀態寄存器SR用來指示傳送過程中可能發生的某種錯誤或當前的傳輸狀態。v（7）控制寄存器CR接收來自CPU的各種控制信息，這些信息是由CPU執行初始化程序得到的，包括傳輸方式、數據格式等等。v（8）數據輸入寄存器DIR（Data Input Register）與串入/并出移位寄存器相連。串入/并出移位寄存器完成串/并轉換。（9）數據輸出寄存器DOR（Data Output Register）與并入/串出移位寄存器相連。并入/串出移位寄存器的操作與串入/并出相反，完成并/串轉換。v（10）CS()和A0。串行接口的各種操作是否有效，取決于CS()

17、，即片選信號；片選信號低有效時，當前對串口中哪個部件進行操作則取決于地址線A0和讀/寫信號。通常信號由CPU通過地址譯碼邏輯控制，而A0直接與CPU的地址線A0相連。v2.串行通信協議v（1）異步通信協議（Asynchronous data communication protocol）v以字符作為一個獨立的信息單元，字符出現在數據流中的時間是任意的，而每個字符中的各位以固定的時間傳送。v（2）同步通信協議（Synchronous data communication protocol）v使用同一時鐘作為收發雙方的同步信號。v面向字符型的通信規程v面向比特的通信規程v3.串行通信的連接方式v（

18、1）單工方式v（2）半雙工方式v（3）全雙工方式v為通信方便，串行通信在數據傳輸率、電器特性、信號名稱和接口標準等幾個方面建立了一致的概念和標準。RS-232C是美國電子工業協會（Electronic Industry Association，簡稱EIA）頒布的串行總線標準v1. 8250的主要功能v8250能實現數據串/并或并/串轉換，支持異步通信規程，片內有時鐘產生電路，波特率可變。v2. 8250的內部結構v（1）時鐘發送環節v（2）中斷控制邏輯v3. 8250的引腳特性（1）并行數據輸入/輸出組vD0D7：并行數據線vCS0，CS1，CS()2：片選信號vA2A0：地址信號vADS：地

19、址選通信號vDISTR，DISTR()和DOSTR()，DOSTR：數據輸入/輸vDDIR：禁止輸出信號vCSOUT：芯片被選中的指示輸出（2）串行數據輸入/輸出組vSOUT和SIN：串行數據輸出、輸入端vXTAL1和XTAL2：外部時鐘（晶振）輸入和輸出信號vRCLK：接收器時鐘（16倍于接收波特率的時鐘信號）輸入v（3）與通信設備的聯絡信號vDSR()：數傳機準備就緒信號vRTS()：請求發送信號vDTR()：數據終端準備就緒信號vCTS()：清除發送信號vRLSD()：接收線路信號檢測輸入vRI()：振鈴指示輸入信號v（4）中斷請求、復位輸入及其他信號vINTRPT：中斷請求輸出vOUT()1，OUT()2：用戶指定的輸出信號vMR：主復位信號v4. 8250內部寄存器及其尋址v8250有10個可訪問的寄存器，它們的地址由A2A0這3條地址線的8種組合決定，因此有幾個寄存器共用一個地址的情況。對于地址相同的寄存器，用傳輸線控制寄存器D7位DLAB加以區別。v5