1、廣東水利電力技術學院實驗報告課 程 名 稱 可編程邏輯器件實驗項目名稱 8-3優先編碼器學 生 班 級 12電子2班學 生 姓 名 馮耿斌同組學生姓名 鄭超 、黃碧霞2013年 03 月 26 日前言課堂上，老師教我們實驗的步驟，但有關實驗的課程，理論課固然要有一定的基礎，動手去實驗它，親手把那個看起來頗為復雜的東西給弄個明白，才能更加深刻的將知識印入腦中，有利加強學生的動手能力，同時能促進同組人的分工更為合理和團結精神的培養。目錄一、 實驗的目的和要求二、 實驗方案設計及其原理三、 硬件要求四、 設計步驟五、 源程序和下載結果六、 實驗結果分析七、 實驗收獲和體驗一、 實驗的目的和要求進一步

2、熟悉EDA的VHDL的程序設計方法，熟練所學課程一些基本常用的軟件，如此次的Quartus II，實操該軟件的基本操作，學習掌握VHDL的描述方法，進一步掌握應用EDA常用工具進行組合邏輯電路的設計、分析、仿真等技巧。復習優先編碼器的原理，學習編碼器的設計實現方法，深入了解8-3優先編碼器的特性等。二、 實驗方案設計及其原理本實驗根據真值表用if-then 結構實現8-3優先編碼器輸入I7 I6 I5 I4 I3 I2 I1 I0輸出 Y2 Y1 Y01 X X X X X X X0 1 X X X X X X0 0 1 X X X X X0 0 0 1 X X X X0 0 0 0 1 X

3、X X0 0 0 0 0 1 X X0 0 0 0 0 0 1 X0 0 0 0 0 0 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0對照真值表，列出不同的邏輯狀態，分情況依次輸出與輸入的對應關系。優先編碼器允許多個輸入信號同時有效，當同時有幾個輸入有效時，將輸出優先級高的那個輸入所對應的二進制編碼。三、 硬件要求主芯片EPM240T100C5，8個開關、3個LED燈。四、 設計步驟1按照Quartus II的適用步驟，參考8-3編碼器的相關資料，利用Quartus II完成8-3編碼器的文本輸入和仿真等步驟，給出VHDL程序及仿真波形

4、。2下載到下載板進行驗證，記錄管腳設置。五、 源程序和下載結果 源程序：library ieee;use ieee.std_logic_1164.all;entity yxbianma isport(i:in std_logic_vector(7 downto 0); y:out std_logic_vector(2 downto 0);end yxbianma;architecture one of yxbianma isbeginprocess(i)begin if i(7)='1' then y<="111"elsif i(6)='1&#

5、39; then y<="110"elsif i(5)='1' then y<="101"elsif i(4)='1' then y<="100"elsif i(3)='1' then y<="011"elsif i(2)='1' then y<="010"elsif i(1)='1' then y<="001"elsif i(0)='1' th

6、en y<="000"end if;end process;end one;結果：8個輸入，3個輸出，所有輸入信號按優先順序排隊，實驗中I7的優先級最高,I6次之，依此類推，I0最低。六、 實驗結果分析實驗的開始，總是有點小問題，因為編寫的程序有一點小小的不同，該程序就無法執行，另外，下載板的數據連接線也有些問題，無法將編成的程序下載進下載板。一直以為是自己編寫的程序有問題，于是糾結幾節課，頗為落后他人。I7I0的輸入段用開關控制其對應的二進制，是1或者0，當I7為1的時候，無論其他的七個輸入端是什么狀態，顯示數碼管的由I7決定。當I7=0時，而此時I6為1的時候，無論I5I0的輸入是什么狀態，都改變不了此時的顯示數碼管狀態，依此下去，按優先級的高低進行著。八、 實驗收獲和體驗能夠從多次失敗的結果總結出經驗，編程的時候應該細心謹慎，很多課堂上聽不懂的東西，通過自己動手，可以有自己理清思路，一點點的將不懂得的知識補全。同時，團隊合作是個必不可少的重要因素，不僅將來在社會上發揮著很大作用，還能通過分工合作，調動組員的積極性，相