1、復習題一1下列四個數中，與十進制數（163）10不相等的是D、（203）82N個變量可以構成多少個最大項C、2N 3下列功能不是二極管的常用功能的是C、放大 5譯碼器的輸入地址線為4根，那么輸出線為多少根（ 16 ）6用或非門構成鐘控R-S觸發(fā)器發(fā)生競爭現象時，輸入端的變化是0011   7一個4K赫茲的方波信號經4分頻后，下列說法錯誤的是B、周期為2×103秒 8用PROM來實現組合邏輯電路，他的可編程陣列是（或陣列 ） 9A/D轉換器中，轉換速度最高的為(    A、并聯比較型  )轉換10MAXPL

2、US-II是哪個PLD廠家的PLD開發(fā)軟件（ B、Altera1存儲器按存取方式可分為三類，即：1 SAM， RAM， ROM2設4位逐次逼近型A/D轉換器的電壓轉換范圍為0-15V，采用四舍五入法量化，模擬輸入電壓為8.59V，轉換的逼近過程是（其中括號中用ü表示保留，×表示不保留1000(ü )1100(× )1010(× )1001(ü )10013時序電路中的時序圖的主要作用是：用于在實驗中測試檢查電路得邏輯功能和用于計算機仿真模擬4施密特觸發(fā)器在波形整形應用中能有效消除疊加在脈沖信號上的噪聲，是因為它具有滯后特性5既能傳送模

3、擬信號，又能傳送數字信號的門電路是 CMOS傳輸門三、簡答題（每小題5分，共10分）1請寫出RS、JK、D、T觸發(fā)器的狀態(tài)轉移方程，并解釋為什么有的觸發(fā)器有約束方程。2請回答兩個狀態(tài)等價的條件是什么？四、分析題（25分）1.分析如圖由3線-8線譯碼器74LS138構成的電路，寫出輸出Si和Ci的邏輯函數表達式，說明其邏輯功能。（6分）2.問圖示電路的計數長度N是多少？能自啟動嗎？畫出狀態(tài)轉換圖。（7分）3.分析如圖電路，列出狀態(tài)轉換圖，說明它的功能。其中74195為集成移位寄存器器，為移位和同步置數控制端，為異步清零端，J和為工作方式控制端，控制功能表如下。（12分）JK功能00置0-左移01

4、保持-左移10取反-左移11置1-左移五、設計題（30分）1 8選1數據選擇器CC4512的邏輯功能如表所示，電路符號如圖所示。用CC4512和最少的門電路產生如下邏輯函數，要求變量ABC分別對應于A2A1A0輸入管腳，畫出降維圖和電路連接圖。（15分）CC4512功能表DISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D701×××01××××高阻2用上升沿JK觸發(fā)器設計一個按自然態(tài)序進行計數的可控模值同步加法計數器，當M=0時為7進制，當

5、M=1時為5進制。（15分）要求：（1）分析設計要求，建立原始狀態(tài)圖和狀態(tài)表； （2）求出最簡激勵函數； （3）系統要求有自啟動功能； （4）畫出設計電路。1答：RS_FF: JK_FF: D_FF: T_FF: 其中RS觸發(fā)器有約束方程，因為RS觸發(fā)器有不允許的輸入條件。2答：在相同的輸入條件下具有相同的輸出，并且具有相同的次態(tài)。 四、分析題（25分）1（6分）解：由圖可得：AiBiCi-1SiCi0000000110010100110110010101011100111111 電路功能是全加器。2（7分）解：電路狀態(tài)方程為狀態(tài)圖如下： 可見N=5, 能自啟動，3（12分）解：（1）根據電路

6、得狀態(tài)轉移表如下：（8分）001010101010111010101010100010011001100110011001110110011011101110111011101110111011100010（2）由狀態(tài)轉移表可知該電路的功能是10進制計數器（4分） 五、設計題（30分）1（15分）解： （3分）卡諾圖及降維卡諾圖為：（6分） 電路連接圖為：（6分）2（15分）解：（1）原始狀態(tài)圖及狀態(tài)轉換表如下：（3分）X00000010001010001001101111000100101010111001100000111×××1000001100101010

7、1001111111001100000110100011100001111×××（2）卡諾圖如下：（3分）（3）狀態(tài)方程：（2分） 驅動方程：（2分）（4）校驗自啟動：（2分） 可見，能自啟動。（5）畫出電路如下圖：（3分）復習題21.將十進制數（18）10轉換成八進制數是 22 2. 三變量函數的最小項表示中不含下列哪項 m2 3.一片64k×8存儲容量的只讀存儲器（ROM），有16條地址線和8條數據線4.下列關于TTL與非門的輸出電阻描述中，正確的是門開態(tài)時輸出電阻比關態(tài)時大 5.以下各種ADC中，轉換速度最慢的是 雙積分型 6. 關于PAL器件與或

8、陣列說法正確的是 只有與陣列可編程 7. 當三態(tài)門輸出高阻狀態(tài)時，輸出電阻為 無窮大 8.通常DAC中的輸出端運算放大器作用是 求和9. 16個觸發(fā)器構成計數器，該計數器可能的最大計數模值是 21610.一個64選1的數據選擇器有（ 6 ）個選擇控制信號輸入端。 二、填空題1已知一個四變量的邏輯函數的標準最小項表示為，那么用最小項標準表示 ，以及 ，使用最大項標準表示 ，以及 。2具有典型實用意義的可編程邏輯器件包括 ， ， ， 。3為了構成4K×16bit的RAM，需要 塊1K×8bit的RAM，地址線的高 位作為地址譯碼的輸入，地址譯碼使用的是 譯碼器。4在AD的量化中

9、，最小量化單位為，如果使用四舍五入法，最大量化誤差為 ，如果使用舍去小數法，最大量化誤差為 。5如果用J-K觸發(fā)器來實現T觸發(fā)器功能，則T,J,K三者關系為 ；如果要用J-K觸發(fā)器來實現D觸發(fā)器功能，則D,J,K三者關系為 。三、 簡答題（每小題5分，共10分）1用基本公式和定理證明下列等式： 2給出J-K觸發(fā)器的特征方程，狀態(tài)轉移真值表，狀態(tài)轉移圖。四、 分析題（25分）18選1數據選擇器CC4512的邏輯功能如表4.1所示。試寫出圖4.1所示電路輸出端F的最簡與或形式的表達式。（9分） A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 INH DIS Y CC4512 C

10、B A 1 0 F 圖4.1 D 表4.1 CC4512功能表ISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D700×××01××××高阻2. 如圖4.2電路由CMOS傳輸門構成。試寫出輸出端的邏輯表達式。（8分）3 試分析圖4.3所示時序電路。（8分）(1) 該電路是同步的還是異步的？(2) 列出狀態(tài)轉移表和畫出狀態(tài)轉移圖，并說明電路的邏輯功能。五、設計題（30分）設計一個PLA形式的全減器。設A為被減數，B為減數，C為低位借位，差為D，

11、向高位的借位為CO。完成對PLA邏輯陣列圖的編程。（10分）1 試用555定時器設計一個多諧振蕩器，要求輸出脈沖的振蕩頻率為500 Hz，占空比等于60，積分電容等于1000 pF。（10分） （1）畫出電路連接圖；（2）畫出工作波形圖； （3）計算R1、R2的取值。2 用中規(guī)模集成十六進制同步計數器74161設計一個13進制的計數器。要求計數器必須包括狀態(tài)0000和1111，并且利用CO端作13進制計數器的進位輸出。74161的功能表如下，可以附加必要的門電路（10分）74161功能表輸入輸出RDLDETEPCPD0D1D2D3Q0Q1Q2Q30´´´´

12、;´´´´000010´´­d0d1d2d3d0d1d2d31111­´´´´計數110´´´´´´保持,CO=01110´´´´´保持圖5.2五、 簡答題 1證：右= 左=右， 證畢！2特征方程：（1分）JK0001010111 狀態(tài)轉移真值表：（2分） 狀態(tài)轉移圖：（2分）四、分析題（25分）1（9分）解：根據數據選擇器的工作原理，由圖可得：2（8分）解：F1=A

13、（4分） F2=AB（4分）3（8分）解：（1）是異步的。（2）由圖可得電路得狀態(tài)方程為： 由狀態(tài)方程可得狀態(tài)轉移表如下：CP00001001201030114100510161107111 由狀態(tài)轉移表可畫出狀態(tài)轉移圖： 功能：8進制計數器。五、設計題（30分）1（10分）解：由題意可得真值表為：（3分）ABCDCO0000000111010110110110010101001100011111卡諾圖為：（3分） 編程圖為：（4分）2（10分解：1）電路連接圖如下：（4分）（2）電路工作波形圖如下：（3分）（3）tw1=0.7(R1+R2)C（3分） tw2=0.7R2C由題意： 解得： R

14、2=2R1 R1=571.4K, 則R2=1142.9 K3（10分）解：設計電路如下圖： 復習題31. 將十進制數（3.5）10轉換成二進制數是 11.102. 函數的結果是 3. 一片2k×16存儲容量的只讀存儲器（ROM），有 個字節(jié) 40964. 下列關于TTL與非門的輸出電阻描述中，正確的是門關態(tài)時輸出電阻比開態(tài)時大5. 在ADC工作過程中，包括保持a，采樣b，編碼c，量化d四個過程，他們先后順序應該是 badc6. 第一種具有實用意義的可編程器件是 PAL 7. 可以直接現與的器件是 OC門 8. 一個時鐘占空比為1：4，則一個周期內高低電平持續(xù)時間之比為 1：4 9.

15、一個二進制序列檢測電路，當輸入序列中連續(xù)輸入5位數碼均為1時，電路輸出1，則同步時序電路最簡狀態(tài)數為 5 10. 芯片74LS04中，LS表示 低功耗肖特基二、填空題1. 如圖1所示電路，有。當輸入電壓時，輸出電壓為 ，當輸入電壓時，輸出電壓為 。 圖12、對于同步計數器74161，如果輸入時鐘是周期方波，在正常計數時，進位輸出保持高電平的時間為 個周期。34位DAC中，基準電壓=10V，D3D2D1D0=1010時對應的輸出電壓為 。4D觸發(fā)器的狀態(tài)方程為 ；如果用D觸發(fā)器來實現T觸發(fā)器功能，則T、D間的關系為 ；如果要用D觸發(fā)器來實現J-K觸發(fā)器功能，則D,J,K三者關系為 。5為了構成8

16、K×32bit的RAM，需要 塊2K×8bit的RAM，地址線的高 位作為地址譯碼的輸入。6. PAL由 陣列， 陣列和 單元構成，其中， 陣列是可編程的。7. 要構成17進制計數器最少需要 個觸發(fā)器。8由555定時器構成的單穩(wěn)觸發(fā)器，輸出脈寬TW 。三、分析題（共30分）1. 已知七段數碼管為共陰數碼管，譯碼器為圖2所示，輸入是09的四位8421BCD碼（），為了使數碼管顯示出相應輸入，則給出譯碼器7段輸出（）真值表，如果使用四位地址線的PROM實現該功能，畫出陣列圖。A0A1A2A3abcdefg譯碼器 圖 22. 通過時序圖分析如圖3電路的功能，已知輸入是周期方波。（

17、7分）3. 分析圖4所示時序電路。（8分）(1) 該電路是同步的還是異步的？(2) 列出驅動方程，狀態(tài)方程，輸出方程 ，狀態(tài)轉移表和畫出狀態(tài)轉移圖。 圖44. 給出如圖5所示電容正反饋多諧振蕩器在充電和放電階段的等效電路圖。（8分） 圖 5四、設計題（每題10分，共20分）1. 利用一片二-十進制譯碼器，接成一位全減器（即一位帶借位輸入的二進制減法電路），可以附加必要的門電路（A為被減數，B為減數，CI為借位輸入，F為差，CO為借位輸出）2設計一個同步時序電路，只有在連續(xù)兩個或者兩個以上時鐘作用期間兩個輸入信號X1和X2一致時，輸出才為1，其余情況輸出為0。分析題（共30分）1、解： 列出真值表：數字abcdefg01111110111000002110110131111001401100115101101160011111711100008111111191110011陣列圖2、解： 電路功能是對時鐘四分頻，其時序圖為3、解：電路是異步電路（1） 驅動方程狀態(tài)方程輸出方程狀態(tài)轉移表Z有效態(tài)00000100011100110100010010101010001偏離態(tài)010000001110001110001狀態(tài)轉移圖4、解： 放電回路等效 充電回路等效四