3.5

CMOS電路3.5.1CMOS反相器工作原理3.5.2CMOS反相器主要特征3.5.3CMOS傳輸門3.5.4CMOS邏輯門電路3.5.5CMOS電路鎖定效應(yīng)及

正確使用方法1/21圖3-5-1

CMOS反相器DGSSGDvOVDDTLT0vI3.5.1CMOS反相器工作原理CMOS反相器由一個(gè)P溝道增強(qiáng)型MOS管和一個(gè)N溝道增強(qiáng)型MOS管串聯(lián)組成。通常P溝道管作為負(fù)載管，N溝道管作為輸入管。兩個(gè)MOS管開啟電壓VGS(th)P<0，VGS(th)N>0，通常為了確保正常工作，要求VDD>|VGS(th)P|+VGS(th)N。若輸入vI為低電平(如0V)，則負(fù)載管導(dǎo)通，輸入管截止，輸出電壓靠近VDD。若輸入vI為高電平(如VDD)，則輸入管導(dǎo)通，負(fù)載管截止，輸出電壓靠近0V。2/21圖3-5-2

CMOS反相器電壓傳輸特征vIvOOVDDVDDVDD+VGS(th)PVGS(th)NⅠⅡⅢⅣⅤ3.5.2CMOS反相器主要特征１．電壓傳輸特征和電流傳輸特征CMOS反相器電壓傳輸特征曲線可分為五個(gè)工作區(qū)。

工作區(qū)Ⅰ：因?yàn)檩斎牍芙刂梗蕍O=VDD，處于穩(wěn)定關(guān)態(tài)。

工作區(qū)Ⅲ：PMOS和NMOS均處于飽和狀態(tài)，特征曲線急劇改變，vI值等于閾值電壓Vth。

工作區(qū)Ⅴ：負(fù)載管截止，輸入管處于非飽和狀態(tài)，所以vO≈0V，處于穩(wěn)定開態(tài)。3/21工作區(qū)輸入電壓vI范圍PMOS管NMOS管輸出Ⅰ0≤vI＜VGS(th)N非飽和截止vO＝VDDⅡVGS(th)N≤vI＜vO+VGS(th)P非飽和飽和ⅢvO+VGS(th)P≤vI＜vO+VGS(th)N飽和飽和ⅣvO+VGS(th)N≤vI＜VDD+VGS(th)P飽和非飽和ⅤVDD+VGS(th)P≤vI≤VDD截止非飽和vO≈0表3-5-1

CMOS電路MOS管工作狀態(tài)表圖3-5-3

CMOS反相器電流傳輸特征vIOVDDiDSVDD+VGS(th)PVGS(th)NⅠⅡⅢⅣⅤVthCMOS反相器電流傳輸特征曲線，只在工作區(qū)Ⅲ時(shí)，因?yàn)樨?fù)載管和輸入管都處于飽和導(dǎo)通狀態(tài)，會(huì)產(chǎn)生一個(gè)較大電流。其余情況下，電流都極小。4/21

CMOS反相器含有以下特點(diǎn)：

(1)靜態(tài)功耗極低。在穩(wěn)定時(shí)，CMOS反相器工作在工作區(qū)Ⅰ和工作區(qū)Ⅴ，總有一個(gè)MOS管處于截止?fàn)顟B(tài)，流過(guò)電流為極小漏電流。

(2)抗干擾能力較強(qiáng)。因?yàn)槠溟撝惦娖浇茷?.5VDD，輸入信號(hào)改變時(shí)，過(guò)渡改變陡峭，所以低電平噪聲容限和高電平噪聲容限近似相等，且隨電源電壓升高，抗干擾能力增強(qiáng)。

(3)電源利用率高。VOH=VDD，同時(shí)因?yàn)殚撝惦妷弘SVDD改變而改變，所以允許VDD有較寬改變范圍，普通為+3～+18V。

(4)輸入阻抗高，帶負(fù)載能力強(qiáng)。5/21圖3-5-4

CMOS輸入保護(hù)電路vOVDDTPTNvIC1D2N－D1···D1′C2P－P＋P＋N＋R●２．輸入特征和輸出特征

(1)輸入特征為了保護(hù)柵極和襯底之間柵氧化層不被擊穿，CMOS輸入端都加有保護(hù)電路。因?yàn)槎O管鉗位作用，使得MOS管在正或負(fù)尖峰脈沖作用下不易發(fā)生損壞。圖3-5-5

CMOS反相器輸入特征vIOVDDiI－1V考慮輸入保護(hù)電路后，CMOS反相器輸入特征如圖3-5-5所表示。6/21vO=VOLVDDTNRLvI=VDDTPIOL圖3-5-6

輸出低電平等效電路圖3-5-7

輸出低電平時(shí)輸出特征VOL(vDSN)OIOL(iDSN)vI(vGSN)(2)輸出特征

a.低電平輸出特征當(dāng)輸入vI為高電平時(shí)，負(fù)載管截止，輸入管導(dǎo)通，負(fù)載電流IOL灌入輸入管，如圖3-5-6所表示。灌入電流就是N溝道管iDS，輸出特征曲線如圖3-5-7所表示。輸出電阻大小與vGSN(vI)相關(guān)，vI越大，輸出電阻越小，反相器帶負(fù)載能力越強(qiáng)。7/21VOHVDDTNRLvI=0TPIOH圖3-5-8

輸出高電平等效電路圖3-5-9

輸出高電平時(shí)輸出特征vSDPOIOH(iSDP)vGSPVDDb.高電平輸出特征當(dāng)輸入vI為低電平時(shí)，負(fù)載管導(dǎo)通，輸入管截止，負(fù)載電流是拉電流，如圖3-5-8所表示。輸出電壓VOH=VDD-vSDP，拉電流IOH即為iSDP，輸出特征曲線如圖3-5-9所表示。由曲線可見，|vGSP|越大，負(fù)載電流增加使VOH下降越小，帶拉電流負(fù)載能力就越強(qiáng)。8/21３．電源特征CMOS反相器電源特征包含工作時(shí)靜態(tài)功耗和動(dòng)態(tài)功耗。靜態(tài)功耗非常小，通常可忽略不計(jì)。CMOS反相器功耗主要取決于動(dòng)態(tài)功耗，尤其是在工作頻率較高時(shí)，動(dòng)態(tài)功耗比靜態(tài)功耗大得多。當(dāng)CMOS反相器工作在第Ⅲ工作區(qū)時(shí)，將產(chǎn)生瞬時(shí)大電流，從而產(chǎn)生瞬時(shí)導(dǎo)通功耗PT。另外，動(dòng)態(tài)功耗還包含在狀態(tài)發(fā)生改變時(shí)，對(duì)負(fù)載電容充、放電所消耗功耗。9/21TP圖3-5-10

CMOS傳輸門及其邏輯符號(hào)VDDCCvO/vIvI/vOvO/vIvI/vOCCTGCvO/vIvI/vOCTN3.5.3CMOS傳輸門CMOS傳輸門是由P溝道和N溝道增強(qiáng)型MOS管并聯(lián)互補(bǔ)組成。當(dāng)C=0V，C=VDD時(shí)，兩個(gè)MOS管都截止。輸出和輸入之間展現(xiàn)高阻抗，傳輸門截止。當(dāng)C=VDD，C=0V時(shí)，總有一個(gè)MOS管導(dǎo)通，使輸出和輸入之間呈低阻抗，傳輸門導(dǎo)通。10/21TP圖3-5-11

傳輸門高、低電平傳輸情況VDDC=0C=VDDvOvI=VDDTNDSSDCLTPVDDC=0C=VDDvOvITNSDDSCL(a)高電平傳輸(b)低電平傳輸傳輸門傳輸高電平信號(hào)時(shí)，若控制信號(hào)C為有效電平，則傳輸門導(dǎo)通，電流從輸入端經(jīng)溝道流向輸出端，向負(fù)載電容CL充電，直至輸出電平與輸入電平相同，完成高電平傳輸。若傳輸?shù)碗娖叫盘?hào)，電流從輸出端流向輸入端，負(fù)載電容CL經(jīng)傳輸門向輸入端放電，輸出端從高電平降為與輸入端相同低電平，完成低電平傳輸。11/21YVDDT1BTP圖3-5-12

CMOS與非門TPATNTNT4T3T2●YVDDT1B圖3-5-13

CMOS或非門AT4T3T2●3.5.4CMOS邏輯門電路１．CMOS與非門、或非門當(dāng)輸入信號(hào)為0時(shí)，與之相連N溝道MOS管截止，P溝道MOS管導(dǎo)通；反之則N溝道MOS管導(dǎo)通，P溝道MOS管截止。12/21YVDDB圖3-5-14帶緩沖級(jí)與非門A●

上述電路即使簡(jiǎn)單，但存在一些嚴(yán)重缺點(diǎn)：(1)輸出電阻受輸入端狀態(tài)影響；(2)當(dāng)輸入端數(shù)目增多時(shí)，輸出低電平也伴隨對(duì)應(yīng)提升，使低電平噪聲容限降低。

處理方法：在各輸入端、輸出端增加一級(jí)反相器，組成帶緩沖級(jí)門電路。帶緩沖級(jí)與非門是在或非門輸入端、輸出端接入反相器組成。13/21VDDEN圖3-5-15三態(tài)輸出CMOS門

結(jié)構(gòu)之一AYVDD1T'NTNT'PTP２．三態(tài)輸出CMOS門三態(tài)輸出CMOS門是在普通門電路上，增加了控制端和控制電路組成，普通有三種結(jié)構(gòu)形式。

第一個(gè)形式：在反相器基礎(chǔ)上增加一對(duì)P溝道T'P和N溝道T'NMOS管。當(dāng)控制端為1時(shí)，T'P和T'N同時(shí)截止，輸出呈高阻態(tài)；當(dāng)控制端為0時(shí)，T'P和T'N同時(shí)導(dǎo)通，反相器正常工作。該電路為低電平有效三態(tài)輸出門。14/21EN圖3-5-16三態(tài)輸出CMOS門結(jié)構(gòu)之二AYVDD≥1TNTP●AY&TNTPVDDENT'NT'P第二種形式和第三種形式：EN圖3-5-17三態(tài)輸出CMOS

門結(jié)構(gòu)之三AYVDD1TG15/21A圖3-5-18漏極開路輸出門VDD11&BVDD2RL

漏極開路輸出門如圖3-5-18所表示，其原理與TTL開路輸出門相同。CMOS電路以其低功耗、高抗干擾能力等優(yōu)點(diǎn)得到廣泛應(yīng)用。其工作速度已與TTL電路不相上下，而在低功耗方面遠(yuǎn)遠(yuǎn)優(yōu)于TTL電路。當(dāng)前國(guó)產(chǎn)CMOS邏輯門有CC4000系列和高速54HC/74HC系列，主要性能比較以下：253最高工作頻率/MHz692~654HC/74HC系列80903~18CC4000系列邊緣時(shí)間/ns傳輸延遲/ns電源電壓/V系列表3-5-2

CMOS門性能比較16/21P+N+N+N+P+P+N+P+RRWT2T4T6T3T1T5RSP阱N－襯底VSSS2G2D2D1G1S1vOvIVDD圖3-5-19

CMOS反相器結(jié)構(gòu)示意圖3.5.5CMOS電路鎖定效應(yīng)及正確使用方法１．CMOS電路鎖定效應(yīng)圖中T1～T6均為寄生三極管，是產(chǎn)生鎖定效應(yīng)原因。17/21RvIvOVDDVSST5T6RWT1T2RST3T4P阱(N襯底)圖3-5-20

CMOS鎖定效應(yīng)等效電路寄生三極管等效電路中，T1和T2組成了一個(gè)正反饋電路。在CMOS電路中假如發(fā)生了T1、T2寄生三極管正反饋導(dǎo)電情況，稱為鎖定效應(yīng)，或稱為可控硅效應(yīng)。為確保CMOS電路不產(chǎn)生鎖定效應(yīng)，vI和vO必須滿足：18/21２．CMOS器件使用時(shí)應(yīng)注意問(wèn)題

(1)輸入電路靜電防護(hù)

辦法：運(yùn)輸時(shí)最好使用金屬屏蔽層作為包裝材料；組裝、調(diào)試時(shí)，儀器儀表、工作臺(tái)面及烙鐵等均應(yīng)有良好接地；不使用多出輸入端不能懸空，以免拾取脈沖干擾。

(2)輸入端加過(guò)流保護(hù)

辦法：在可能出現(xiàn)大輸入電流場(chǎng)所必須加過(guò)流保護(hù)辦法。如在輸入端接有低電阻信號(hào)源時(shí)、在長(zhǎng)線接到輸入端時(shí)、在輸入端接有大電容時(shí)等，均應(yīng)在輸入端接入保護(hù)電阻RP。19/21

(3)預(yù)防CMOS器件產(chǎn)生鎖定效應(yīng)

辦法：在輸入端和輸出端設(shè)置鉗位電路；在電源輸入端加去耦電路，在VDD輸入端與電源之間加限流電路，預(yù)防VDD端出現(xiàn)瞬態(tài)高壓；在vI輸入端與電源之間加限流電阻，使得即使發(fā)生了鎖定效應(yīng)，也能使T1、T2電源限制在一定范圍內(nèi)，不致于損壞器件。假如一個(gè)系統(tǒng)中由幾個(gè)電源分別供電時(shí)，各電源開關(guān)次序必須合理，開啟時(shí)應(yīng)先接通CMOS電路電源，再接入信號(hào)源或負(fù)載電路；關(guān)閉時(shí)，應(yīng)先切斷信號(hào)源和負(fù)載電路，再切斷CMOS電源。20/21電路類型電源電壓/V傳輸延遲時(shí)間/ns靜態(tài)功耗/mW功耗－延遲積/mW-ns直流噪聲容限輸出邏輯擺幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255