1、3.3 通用的ARM微處理器介紹 現將幾種通常使用較為廣泛的Samsung S3C44B0X （ARM7TDMI內核）、 S3C2410B （ARM920T核）和Intel PXA25X/27x（Xscale核）微處理器內部結構、特點及功能介紹一下。13.3 .1 Samsung S3C44B0X的內部結構 Samsung S3C44B0X微處理器是韓國三星公司專為手持設備和一般應用提供的高性價比和高性能的微處理器解決方案，它使用ARM7TDMI核，工作在66MHZ。為了降低系統總成本和減少外圍器件，這款芯片中還集成了下列部件： 8KB Cache、外部存儲器控制器、LCD控制器、4個DMA通

2、道、2通道UART、1個多主I2C總線控制器、1個IIS總線控制器，5通道PWM定時器及一個內部定時器、71個通用I/O口、8個外部中斷源、實時時鐘、8通道10位ADC等。2S3C44B0X的結構圖3S3C44B0X系統板結構組成 LCD與觸摸屏接口USB HOST模塊接口JTAG調試接口IIC 接口的EEPROM44矩陣鍵盤接口LED指示燈8段數碼管電路S3C44BOX微處理器電源電路復位邏輯晶振電路系統配置FLASH和SDRAM 的設計UART接口以上部分可根據實際需要自由裁減5 1）S3C44B0X 結構主要特點用于手持設備和通用嵌入式應用的完整系統；16/32位RISC結構和帶ARM7

3、DMI CPU核的功能強大的指令集；Thumb協處理器在保證性能的前提下使代碼密度最大；片上ICE中斷調試JTAG調試方式；328位硬件乘法器。 62） 系統管理支持大/小端模式地址空間：每個Bank32MB（一共256MB）；每個Bank支持8/16/32位數據總線編程；固定的Bank起始地址和7個可編程的Bank；1個起始地址和尺寸可編程的Bank；8個內存Bank:：個用于ROM、SRAM；2個用于ROM/SRAM/DRAM；所有內存Bank的可編程尋址周期；在能量低的情況下支持DRAM/SDRAM自動刷新模式； 支持DRAM的非對稱/對稱尋址； 7緩沖內存和內部SRAM 4路帶8K字節

4、的聯合緩存；不使用緩存的0/4/8K內容SRAM偽LRU（最近最少使用）的替代算法；通過在主內存和緩沖區內容之間保持一致的方式寫內存；當緩沖區出錯時，請求數據填充技術；BOOTLOADER位于FLASH存儲器，當ARM處理器S3C44B0X復位或上電后首先執行BOOTLOADER的代碼。BOOTLOADER代碼有如下功能：通過基本串口可與PC機終端程序建立聯接、可配置板子、提供用戶幫助、允許下載應用程序到SDRAM并執行、將用戶映象文件寫入FLASH、然后部分測試程序。 84 ） 中斷控制器30個中斷源（看門狗定時器，6個定時器，6個UART，8個外部中斷，4個DMA，2個RTC，1個ADC，

5、1個I2C，1個SIO；l矢量IRQ中斷模式減少中斷響應周期；l外部中斷源的水平/邊緣模式；l可編程的水平/邊緣極性；l對緊急中斷請求支持FIQ（快速中斷請求）10斷點的類型硬件斷點：在ARM中直接設定watchpoint中的地址，當ARM運行到制定的地址時，就進入Debug狀態。軟件斷點：改變存儲器中的ARM指令為一個特殊的數據X（ARM的未定義指令），同時，設置watchpoint中的斷點數據也為X，當ARM把X數據作為指令讀入的時候，ARM就進入Debug狀態。125 ） 帶PWM的定時器 S3C44B0X中的定時器具有（脈寬調制）功能，通過對一些功能寄存器的配置，可定義占空比以及定義頻

6、率的高低。 內部具有5個16位帶PWM的定時器/1個16位基于DMA或基于中斷的定時器， 可編程的工作循環，頻率和極性選擇。 146 ） 實時時鐘l全時鐘特點：毫秒、秒、分、小時、天、星期、月、年l32.768KHz運行 CPU喚醒的警告中斷 時鐘記號中斷 157 ） 通用輸入輸出端口l 8個外部中斷端口l 71個多路輸入輸出口； 通用異步接收發送器 UARTl2個帶DMA和中斷的UART；l支持5位，6位，7位，8位串行數據傳送/接收；l當傳送/接收時支持雙向握手l可編程波特率；l支持IrDA1.0（115.2KbPS）；l測試的循環返回模式；l每個通道有2個內部32位FIFO168 ）DM

7、A與A/DDMA控制器l2路通用無需要CPU干涉的DMA控制器；l2路橋式DMA控制器；l采用6種DMA請求的橋式DMA支持IO到內存,內存到IO，IO到IO：軟件，4個內部功能塊（UART，SIO，實時器，IIS），外部管腳；lDMA之間可編程優先級次序；l突發傳送模式提高傳送率；A/D轉換l10位8路ADC；l最大500KbPS/10位；179 ） LCD控制器l支持彩色/單色/灰度LCD；l支持單掃描和雙掃描顯示；l支持虛擬顯示功能l系統內存作為顯示內存l專用DMA用于從系統內存中提取圖象數據；l可編程屏幕尺寸；l灰度：16級l256色18 IIS總線接口l 1個I帶DMA的音頻IS總線

8、接口；l 串行，每路8/16位數據傳送器；支持MSB數據格式； SIO（同步串行I/O）l 1個帶DMA和中斷的SIOl 可編程波特率；支持8位串行數據傳送/接收操作 操作電壓范圍 內核：2.5V；I/O：3.0V到3.6V;運行頻率 最高到75MHz；封裝 160LQFP/160FBGA；2011） S3C44B0X微處理器體系結構框圖21 12）系統的啟動過程S3C44B0X把外部復位信號，也作為一個中斷來處理。在系統復位的時候,程序（PC）指針被設置成0，使程序跳轉到0 x00000000開始運行。此空間對應的是Bank0。因為在系統的1MB的線性Flash和處理器的Bank0相連接。在

9、線性Flash里存儲的是供系統的初始化的程序。此程序負責的配置處理器的結構、工作模式以及自動檢測嵌入式控制器的各個硬件是否工作正常。此程序負責把存儲在16MB的非線性處理器里面的system.bin文件復制到0 xc5f0000地址（此地址是系統8MB的SDRAM的首地址)。引導程序把程序（PC）指針指向0 xc000000地址，系統開始運行。system.bin是嵌入式操作系統引導的執行文件。編譯以后的操作系統和應用程序就是這個文件。 233.3.2 S3C2410微處理器S3C2410韓國三星電子公司最近推出的一款基于ARM920T核的1632位RISC嵌入式微處理器。該處理器主要面向手持

10、式設備以及高性價比、低功耗的應用。該處理器采用0.18um CMOS制造工藝，內部采用了新的Advanced Microcontroller Bus Architecture(AMBA)總線(AMBA2)。ARM920T核由ARM9TDMI內核、存儲管理單元MMU和高速緩存三部分組成。其中，MMU可以管理虛擬內存，高速緩存由獨立的16KB地址和16KB數據高速Cache組成。ARM920T有兩個內部協處理器：CPl4和CPl5。CPl4用于調試控制，CPl5用于存儲系統控制以及測試控制。 24S3C2410B 微處理器性能電源：內核1.8V，外圍3.3VSDRAM控制器LCD 控制器：STN

11、和TFT4 路DMA,3路串口8路（10位）ADC 和觸摸屏控制接RTC 功能主頻高達200M支持MMC、SMC卡2路USB Host ,USB Device (ver1.1)4路PWM 和1路內部定時器看門狗電路117路I/O，24路外部中斷272管腳FBGA封裝262）內部結構原理內部原理框圖如下：27ARM920T支持7種操作模式，可以由軟件配置，分別如下：User mode (usr) ：正常程序執行模式；FIQ mode (fiq) ：支持快速數據傳送和通道處理；IRQ mode (irq) ：用于通用中斷處理；Supervisor mode (svc)：操作系統保護模式；Syste

12、m mode (sys)：運行特權模式操作系統任務；Abort mode (abt) ：數據或指令預取失效后進入的狀態；Undefined mode (und)：執行未定義的指令時進入的模式。對這些操作模式的支持，使得ARM可以支持虛擬存儲器機制，支持多種特權模式，從而可以運行多種主流的嵌入式操作系統。ARM920T寄存器定義：283) 當前處理器狀態寄存器( CPSR: Current Program Status Resister )CPSR用于存儲條件碼。各種模式公用該寄存器4) 狀態備份寄存器( SPSR: Saved Program Status Resister )SPSR寄存器主

13、要是在處理器異常發生時，用來保存CPSR (Current Program Status Resister)。每一種處理器模式下將使用一個SPSR來保存CPSR，而用戶模式和系統模式下不需要SPSR，因為該模式下不會發生異常。ARM 高級中斷控制器有 8 種優先控制權，可屏蔽特定中斷源，提供中斷向量控制器，同時可以接受 32 個中斷源請求，ARM 中斷體系充分減少中斷響應時間，提高系統的實時性。30S3C2410集成了一個LCD控制器（支持STN和TFT帶有觸摸屏的液晶顯示屏）、SDRAM控制器、NAND Flash控制器、3個通道的UART、4個通道的DMA、4個具有PWM功能的計時器和一個

14、內部時鐘、8通道的10位ADC。S3C2410還有很多豐富的外部接口，例如觸摸屏接口、IIC總線接口、IIS總線接口、兩個USB主機接口、一個USB設備接口、兩個SPI接口、SD接口和MMC卡接口。在時鐘方面S3C2410也有突出的特點，該芯片集成了一個具有日歷功能的RTC和具有PLL(MPLL和UPLL)的芯片時鐘發生器。MPLL產生主時鐘，能夠使處理器工作頻率最高達到203MHz（內核電壓增加到2.0V時最高266MHz）。這個工作頻率能夠使處理器輕松運行Windows CE、Linux等操作系統以及進行較為復雜的信息處理。UPLL產生實現主從USB功能的時鐘。31S3C2410將系統的存

15、儲空間分成8個bank，每個bank的大小是128M字節，共1G字節。bank0到bank5的開始地址是固定的，用于ROM或SRAM。bank6和bank7用于SDRAM，這兩個bank可編程，且大小相同。bank7的開始地址是bank6的結束地址，靈活可變。所有內存塊的訪問周期都可編程，外部Wait擴展了訪問周期。S3C2410采用nGCS7：08個通用片選線選擇8個bank區。32S3C2410支持NAND Flash 的Bootloader，NAND Flash具有容量大、比Nor Flash更具競爭力的價格等特點，系統采用NAND Flash與SDRAM組合，可以獲得非常高的性價比。S

16、3C2410具有三種啟動方式，由OMl：0管腳選擇：00時處理器從NAND Flash 啟動；01時從16位寬的ROM 啟動；10時從32位寬ROM啟動。用戶可以將Bootloader代碼和操作系統鏡像放在外部的NAND Flash，采用NAND Flash啟動。處理器上電復位時，通過內置的NAND Flash訪問控制器將位于NAND Flash前4KB位置的Bootloader代碼自動加載到片內的4KB boot SRAM（此時該SRAM定位于起始地址空間0 x00000000 ）并且運行，在boot SRAM運行的Bootloader程序將操作系統的鏡像加載到SDRAM，之后操作系統就能夠

17、在SDRAM中運行。啟動完畢后，4KB boot SRAM就可以用于其它用途。 33343）S3C2410B系統應用板S3C2410B開發板是采用Samsung S3C2410B ARM920T微處理器的最小系統板，具有開放式設計、集成度高、尺寸小、可擴展性強、低功耗等特點。S3C2410B開發板適用于下一代無線應用、數字家電、車載設備、通信終端等應用場合，是嵌入式工程師進行上述應用開發的最佳選擇。35系統板36S3C2410 系統板功能特征： Samsung S3C2410B 200MHz微處理器 最高可選64MB SDRAM、16MB Flash 帶串口、紅外接口、音頻接口 RJ-45 1

18、0/100 Base-T網口 1個USB Host、1個USB Client 128M SMC接口 14針JTAG接口 320 x240 STN LCD及觸摸屏接口 4個LED指示燈 總線擴展接口37軟件工具：開發套件的軟件包開發套件的軟件包包含三個部分：各個功能模塊的驅動示例程序BootLoader的二進制文件和源代碼嵌入式操作系統（Linux）及應用程序，如Ftp、Web Server等，源代碼完全公開。383.3.3 Intel Xscale PXA255 /27x微處理器XScale的發展和未來 XScale PXA255是基于XScale技術開發的微處理器，可用于手機、便攜式終端（P

19、DA）、網絡存儲設備、骨干網（BackBone）路由器等。該新型微處理器架構經過專門設計，屬于ARM的V5TE體系，與ARM10系列內核相同，擁有7級流水線。核心采用了英特爾先進的0.18m工藝技術制造，擁有32KB指令緩存和32KB 數據緩存，并具有專用多媒體數據來的2KB緩存。它具備低功耗特性，適用范圍從0.1mW1.6W。同時，它的時鐘工作頻率將接近1GHz。391）Intel PXA255（1） Intel PXA255微處理器的介紹英特爾Xscale PXA255是一種十分先進的嵌入式處理器，采用XScale核心，頻率為200400MHz，加強了微處理器速度的管理，加快了多媒體處理的

20、速度，并支持802.11b及藍牙技術、USB接口，采用PBGA封裝方式。其主要針對下一代高性能的PDA市場，支持視頻流、MP3、無線互聯網存取以及其他邊緣領先技術。這些組件可以提高使用了這些芯片的整機的整體性能在存儲方面，PXA255將支持Secure Digital和CompactFlash擴展技術，它還有電源管理功能，這個功能可以根據處理器所執行的任務來調節它的耗電量。緩存都達到了64KB，并都整合了內存控制器、LCD(液晶顯示器)控制器和擴展控制器等。40XScale處理器會結合市場上一些有特殊標準的產品，同時采用相關的應用程序。這樣可使OEM制造商控制外存儲介質和多媒體管理器的發展，從

21、而以更低成本生產手持式設備。而且這些裝置具有延長電池組壽命功能，更利于運行豐富的多媒體應用程序。另外英特爾的微型結構還可被高帶寬的PCI規范所利用，這樣可給內存控制器和網絡接口提供一個高整合低能耗的I/O輸出與網絡傳輸。41PXA255處理器與PXA250管腳完全兼容內核最高頻率400MHz集成MMC/SD、PCMCIA/CF卡控制器集成USB Client控制器集成920 Kbps藍牙接口成功應用于工業監控領域42PXA255內部框圖43（2）XScale工作情況在它的支線目標緩沖區中，每個條目都包含一個支線指令地址，而支線指令則和目標地址聯合起來，這樣就得到了支線指令的一個歷史記錄。當歷史

22、記錄被記錄到1/4狀態時，支線目標緩沖區就可通過15個協助處理器激活或關閉。如果支線的指令在支線目標緩沖區中被選中，則指令會在支線目標的地址上被引出，在任何情況下，歷史記錄都會自動升級。XScale的高速指令緩存（I-Cache）包含高利用率的多重碼片段或全部程序，在核心頻率允許情況下，對核心進行指令存取。而數據高速緩存（D-Cache）可以包含高利用率的數據，如查尋表和過濾系數。XScale可以快速地響應正常的IRQ和FIQ中斷請求。處理器界面使用32位總線，它支持后者的緊密聯合和平穩運行，還可支持多條指令同時運行。44XScale的容錯性能：當一個主機系統上的XScale某一部分在運行程序

23、出錯時，就可以允許容錯單位的應用程序運行并消除錯誤，它可允許容錯程序發現錯誤，并終止其繼續運行。容錯程序運行后會出現指令中斷、數據中斷、程序中斷、外部除錯中斷等現象。如果在一次正常運行中突然停止，容錯應用程序可以自動檢查和修改系統核心的狀態。然后，容錯應用程序會重新自動運行。45（3）硬件部分Super255B開發板上集成有：處理器： Intel Xscale PXA255 (400MHz)內存： Samsung SDRAM 64M閃存： Intel Strata Flash 32M以太網口驅動：LAN CS8900a 10BaseT音頻驅動：Audio AC 97顯示驅動：Display 6

24、.4” TFT LCD觸摸屏驅動：ADS7843實時鐘驅動：RTC4513紅外驅動：HSDL360046接口：以太網口 1個串口：2個JTAG調試口： 1個USB口：1個（Slave）PCMCIA：1 SlotCF：1 SlotMMC：1 Slot擴展接口：120 pin Connector for GPIO, 數據和地址總線鍵盤：8 Key Button47操作系統： Linux Kernel 2.4.18(source code)TCP/IP協議棧：Linux TCP/IP 1.0 for NET4.0(source code)工具鏈：GNU for X-Super255 (可執行代碼)調試工具：GDB Server for XSUPER255(source code)JTAG下載工具：Jflash-X-Super255(source code+可執行代碼)Bootloader:Blob for X-Super255(source code)網口：CS8900a LAN Device Driver(source code)音頻：AC 97 Device Driver(source code)顯示：Frame Buffer Device Driver(source code)觸摸屏：A