1、數字電子技術基礎李旭軍材料與光電物理學院Email：電話字電子技術的特點和內容 課程特點課程特點：數字電路是一門技術基礎課程，：數字電路是一門技術基礎課程，它是學習微機原理、接口技術等計算機專它是學習微機原理、接口技術等計算機專業課程的基礎。既有豐富的理論體系，又業課程的基礎。既有豐富的理論體系，又有很強的實踐性。有很強的實踐性。 數字電路內容數字電路內容：基礎內容；組合邏輯：基礎內容；組合邏輯電路；時序邏輯電路；其他內容。電路；時序邏輯電路；其他內容。數字電子技術的學習重點學習重點學習重點：在具體的數字電路與分析和設：在具體的數字電路與分析和設計方法之間，以分析和設

2、計方法為主；計方法之間，以分析和設計方法為主；在具體的設計步驟與所依據的概念和原理在具體的設計步驟與所依據的概念和原理之間，以概念和原理為主；在集成電路之間，以概念和原理為主；在集成電路的內部工作原理和外部特性之間，以外部的內部工作原理和外部特性之間，以外部特性為主。特性為主。考試要求內容：內容：基本概念40，組合邏輯電路原理分析、設計20,時序邏輯電路分析、設計20，門電路和脈沖波形電路的計算與設計20%，觸發器波形10%。題型題型：選擇題20，填空10，電路原理與分析、設計、應用70本次七大題：填空(10)；選擇(20)；6道電路分析設計題（60）；1道觸發器波形（10）一、基礎知識1、數

3、制2、碼制3、邏輯代數基礎4、門電路5、觸發器x進制數的多項式展開(N)x= kn-1xn-1+kn-2xn-2+.+k0 x0+k-1x-1+k-2x -2+.+k-mx-m 整數部分整數部分 小數部分小數部分整數部分除以整數部分除以X: (kn-1xn-1+kn-2xn-2+. +k1x1 +k0 x0 ) /x =(kn-1xn-2+kn-2xn-3+.+k1x0 ) . k0 第一次商第一次商 余數余數 第一次第一次商商/ x =(kn-1xn-3+kn-2xn-4+.+k2x0 ) . k1 第二次商第二次商 余數余數小數部分乘以小數部分乘以X: (k-1x-1+k-2x-2+.+k

4、-mx-m ) x = k-1+ ( k-2x-1+.+k-mx-m+1 ) 整數整數 第一次小數第一次小數第一次第一次小數小數X = k-2+ ( k-3x-1+.+k-mx-m+2 ) 整數整數 小數小數1、數制例 (11.001)2 X=2整數部分k1=1,k0=1,小數部分k0=0,k1=0,k2=1(11.001)10 X=10整數部分k1=1,k0=1,小數部分k0=0,k1=0,k2=1(8F.FF)16X=16整數部分k1=8,k0=15,小數部分k0=15,k1=15不同數制之間的轉換不同數制之間的轉換十進制轉換成二進制的方法：整數部分除以2，取余數，讀數順序從下往上；小數部

5、分乘以2，取整數，讀數順序從上至下。例如：001.1101125127.210二進制算術運算 二進制算術運算的特點 “逢二進一”，有加、減、乘、除等算法兩個特點是：1.乘法運算可以通過“被乘數（或0)左移1位”和“被乘數（或0）與部分積相加”兩種操作完成。2.除法運算可以通過“除數右移1位”和“從被除數或余數中減去除數”兩種操作完成。注：“移位”和“相加”2、碼制用0和1組合表示信息的編碼形式編碼位數n和信息量N的關系：N2n一、無符號數的自然二進制代碼 n位碼表示的數值范圍：02n-1編碼形式與二進制數完全相同，每位數碼有位權的數值意義（有權碼）,但每組代碼的位數確定 。例：8位自然二進制碼

6、（表示的數值范圍為0255）碼:00000000,00000101,01111111,10000000,11111111,數值: 0 , 5 , 127 , 128 , 255反碼、補碼和補碼運算n位二進制數值碼（真值）加一位符號位構成機器數。常用的帶符號二進制代碼：原碼（True Form）X原反碼（Ones Complement）X反補碼（Twos Complement）X補最高位為符號位：“0”表示正數，“1”表示負數。正數的三種代碼相同，都是數值碼最高位加符號位“0”。即X0時,真值與碼值相等,且:X=X原= X反= X補例：4位二進制數X=1101和Y=0.1101X原= X反= X

7、補= 01101, Y原= Y反= Y補= 0.11011、負數的二進制原碼X原。原碼表示方式： n位數值碼加最高位符號位“1”。負整數的n+1位二進制原碼值與真值X的關系： X原 = 2n - X = 2n + X ，- 2n X 0例: 4位二進制整數 X = -1101, X原= 11101 負小數的原碼值與真值X的關系： X原 = 1- X = 1 + X ，- 1X 0 +0原 = 0.0000 , -0原 =1.0000例: 4位二進制小數 Y= - 0.1101, X原= 1.1101負數的二進制補碼負數的二進制補碼X補補負整數補碼表示方式：（反碼加負整數補碼表示方式：（反碼加1

8、 1） n n位數值碼各位取反加位數值碼各位取反加1 1再加最高位符號位再加最高位符號位“1 1”。n+1n+1位二進制補碼值與真值位二進制補碼值與真值X的關系：的關系： X補補 = = 2n+1 +X ，- - 2n X X 0 0例例: 4: 4位二進制整數位二進制整數 X = -1101, XX = -1101, X反反= 10010,X= 10010,X補補= = 10011100118421碼碼 余余3碼碼 2421碼碼 5421碼碼 余余3循環碼循環碼編碼0123456789十進種類制數幾種常見的幾種常見的BCD碼碼二十進制碼（二十進制碼（BCDBCD碼）碼）用用4 4位二進制數位

9、二進制數b3b2b1b0b3b2b1b0來表示十進制數中的來表示十進制數中的 0 9 0 9 十個數碼。十個數碼。簡稱簡稱BCDBCD碼。有多種編碼方式。碼。有多種編碼方式。常用的BCD碼有：8421碼、余3碼、 2421碼、 5211碼 、余3循環碼等等，如表所示： 邏輯代數 邏輯代數邏輯代數是英國數學家喬治.布爾（Geroge.Boole）于1847年首先進行系統論述的，也稱布爾代數；由于被用在開關電路的分析和設計上，所以又稱開關代數。 邏輯代數中的變量稱為邏輯變量邏輯變量，用大寫字母表示。邏輯變量的取值只有兩種，即邏輯0和邏輯1。0 和 1并不表示數值的大小，而是表示兩種對立的邏輯狀態。

10、 邏輯運算邏輯運算：兩個表示不同邏輯狀態的二進制數碼之間按照某種因果關系進行的運算。 功能描述方法有：1）真值表真值表：即將自變量和因變量（輸入變量和輸出變量）的所有組合對應的值全部列出來形成的表格。2）邏輯符號邏輯符號：用規定的圖形符號來表示。與、或、非的真值表表2-1與的真值表表 表2-2 或的真值表表 表2-3非的真值表 與、或、非的邏輯運算符號與： “ ” 或者省略。如：Z=AB或者Z=AB；或 ：“+” 。如： Z=A+B；非：變量上方的“”表示。如：z=A 。與、或、非的邏輯符號圖2-2 與、或、非的邏輯符號 或非的邏輯符號 與或非的邏輯符號 異或的邏輯符號 同或的邏輯符號1. 1

11、818個基本公式個基本公式變量和常量之間的運算規則變量和常量之間的運算規則: :重疊律：重疊律：互補律：互補律：交換律：交換律：結合律：結合律：分配律：分配律：反演律：反演律：還原律：還原律：求反運算：求反運算：AAAAAA011100AAAAAA10AAAAABBAABBACBACBACBACBA CABACBAACABCBABABABAAB )()(AA 0110代入定理：在任何一個含有變量A的邏輯等式中，若以一函數式取代該等式中所有A的位置，該等式仍然成立。反演定理：在一個邏輯式 中,若將其中所有的“+”變成“”，“”變成“+”，“ 0”變成“1”， “1”變成“0”，原變量變成反變量，

12、反變量變成原變量，所得函數式即為原函數式的反邏輯式，記作： 。注意：a）運算的優先順序。b）不是單個變量上的非號應保留不變。YY邏輯代數的基本定理例1-1 試用反演定理求函數式 的反邏輯式。解：對偶式對偶式：在一個邏輯式Y中,若將其中所有的“+”變成“”，“”變成“+”，“ 0”變成“1”， “1”變成“0”，所得函數式即為原函數式的對偶式，記作： 。對偶定理對偶定理：若兩個函數式相等，那么它們的對偶式也相等。 例1- 2 試求函數式 的對偶式。解： EDCBAYEDCBAYDY EDCBAYDEDCBAY（1）最小項和的形式最小項：設m為包含n個因子的乘積項，且這n個因子以原變量形式或者反變

13、量形式在m中出現且只出現一次，稱m為n變量的一個最小項。n變量共有個 最小項。最小項的編號規則：使最小項m值為1 的輸入變量取值所對應的十進制數既為該最小項的編號，記作 。 2nmi 邏輯函數形式的變換 在電子器件組成實際的邏輯電路時，由于選用不同邏輯功能類型的器件，還必須將邏輯函數式變換成相應的形式。 邏輯函數式的八種類型與-或式、與非-與非式、或-與非式、或非-或式、與或非式、與非-與式、或-與式、或非-或非式。與或式 與非-與非式：將與或式兩次求反，并用一次德摩根定理即可。邏輯函數的化簡邏輯函數的化簡化簡要求化簡要求 要求1、邏輯表達式最簡 (器件最少,速度最快) 要求2、邏輯運算關系統

14、一(器件型號統一)化簡目標: 最簡與或表達式 乘積項最少且乘積項中變量因子最少。公式化簡法 邏輯函數的公式化簡法：邏輯函數的公式化簡法：是指熟練運用所學基本公式和常用公式，將一個函數式化成最簡形式。 與或式最簡形式的標準是：與或式最簡形式的標準是：該與或式中包含的乘積項的個數不能再減少，且每個乘積項所包含的因子數也不能再減少。 化簡邏輯函數目的：化簡邏輯函數目的：消去多余的乘積項和每個乘積項多余的因子，以得到邏輯函數的最簡形式。 常用公式化簡法：常用公式化簡法：并項法、吸收法、消因子法、消項法、配項法。 并項法:吸收法： 消因子法:消項法:配項法AABAABAABBABAACAABBCCAAB

15、CAABBCDCAABAAA1 AA將n變量的全部最小項各用一個小方塊表示，并使具有邏輯相鄰性的最小項在幾何位置上也相鄰地排列起來，所得到的圖形叫做n變量的卡諾圖（Karnaugh Map）。1.卡諾圖的構成A B0 00 11 01 1 m0 m1 m2 m3ABAB1010 m0 m1 m2 m3 miABAB1010 0 1 2 3二二變變量量K K圖圖 建立多于二變量的卡諾圖，則每增加一個邏輯變量就以原卡諾圖的右邊線（或底線）為對稱軸作一對稱圖形，對稱軸左面（或上面）原數字前增加一個0，對稱軸右面（或下面）原數字前增加一個1。邏輯函數的卡諾圖化簡法邏輯函數的卡諾圖化簡法BAABA BA

16、B卡諾圖是上下，左右閉合的圖形卡諾圖是上下，左右閉合的圖形。ABC0100011110 m0 m1 m2 m3 m4 m5 m6 m7000111100001 11 1001 2 34 5 6 7 12 13 14 15 8 9 10 11ABCDABC0100011110 0 1 2 3 456 7幾何相鄰幾何相鄰：一是相接，即緊挨著；一是相接，即緊挨著；二是相對，即任意一行或一列的兩端；二是相對，即任意一行或一列的兩端；三是相重，即對折起來位置重合。三是相重，即對折起來位置重合。三三變變量量K K圖圖四四變變量量K K圖圖2.2.卡諾圖描述邏輯函數卡諾圖描述邏輯函數 給出真值表給出真值表

17、將真值表的每一行的取值填入卡諾圖即可。填入將真值表的每一行的取值填入卡諾圖即可。填入Y Y1 1的的項即可。項即可。 A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010101例：例：ABC0100011110 0 0 0 1 010 1ABC0100011110 1 1 1 給出邏輯函數的最小項之和式標準與或式給出邏輯函數的最小項之和式標準與或式將邏輯函數的將邏輯函數的最小項最小項在卡諾圖上相應的方格中在卡諾圖上相應的方格中填填1 1；其余的方格填其余的方格填0(0(或不填或不填) )。 任何一個邏輯函數都等于其卡諾圖上填任何一個邏輯函數都等

18、于其卡諾圖上填1 1的那些最小項之和。的那些最小項之和。 ),(),(76211mCBAY ),(),(151210974202mDCBAY例：用卡諾圖分別描述下列邏輯函數例：用卡諾圖分別描述下列邏輯函數ABC0100011110 1 1 1 1000111100001 11 101 1 1 1 1 1 1 1 ABCD解：解： 給出邏輯函數一般與或式給出邏輯函數一般與或式確定使每個確定使每個與項為與項為1 1的所有輸入變量取值，并在卡諾圖上對的所有輸入變量取值，并在卡諾圖上對 應方格應方格填填1 1；其余的方格填其余的方格填0(0(或不填或不填) )。也可化為也可化為標準與或式標準與或式，再

19、填入，再填入。 CBACBA),(Y1例：用卡諾圖分別描述下列邏輯函數例：用卡諾圖分別描述下列邏輯函數ABC0100011110 1 111 1解：解：A A：當：當ABCABC=1=1( (表示可以為表示可以為0 0，也可，也可以為以為1)1)時該與項為時該與項為1 1，在卡諾圖上對應四，在卡諾圖上對應四個方格個方格(m(m4 4，m m5 5，m m6 6，m m7 7) )處填處填1 1。 )7 , 6 , 5 , 4 , 2( )()(Y1mCBAACCBBACBACB ：當當ABCABC= =1010時該與項為時該與項為1 1，在卡諾，在卡諾圖上對應兩個方格圖上對應兩個方格(m(m2

20、 2，m m6 6) )處填處填1 1。 給出邏輯函數的最大項之積式標準或與式給出邏輯函數的最大項之積式標準或與式將邏輯函數的將邏輯函數的最大項最大項在卡諾圖上相應的方格中在卡諾圖上相應的方格中填填0 0（或不填）（或不填）；其余的方格填其余的方格填1 1。 任何一個邏輯函數都等于其卡諾圖上填任何一個邏輯函數都等于其卡諾圖上填1 1的那些最大項之積的那些最大項之積。 ),(),(520MCBAY例：用卡諾圖描述邏輯函數例：用卡諾圖描述邏輯函數ABC0100011110 0 1 0 1 101 1解解： 給出邏輯函數一般或與式給出邏輯函數一般或與式確定使每個確定使每個或項為或項為0 0的所有輸入

21、變量取值，并在卡諾圖上對的所有輸入變量取值，并在卡諾圖上對 應方格應方格填填0 0；其余的方格填其余的方格填1 1。也可化為也可化為標準或與式標準或與式，再填入。，再填入。 )(),(YCBACBA例：用卡諾圖分別描述邏輯函數例：用卡諾圖分別描述邏輯函數ABC0100011110 0 0 0 0 101 1解解：A A：當：當ABCABC=0=0( (表示可以為表示可以為0 0，也可，也可以為以為1)1)時該或項為時該或項為0 0，在卡諾圖上對應四，在卡諾圖上對應四個方格個方格(m(m0 0，m m1 1，m m2 2，m m3 3) )處填處填0 0。 )5 , 3 , 2 , 1 , 0(

22、)7 , 6 , 4()(YMmCBA ：當當ABCABC= =0101時該與項為時該與項為0 0，在卡，在卡諾圖上對應兩個方格諾圖上對應兩個方格(m(m1 1，m m5 5) )處填處填0 0。)B(C用卡諾圖化簡邏輯函數卡諾圖化簡步驟：1)將函數化為最小項之和的形式；2）畫出表示該邏輯函數的卡諾圖；3）找出可以合并的最小項；4）選取化簡后的乘積項，選擇原則選擇原則為：a)應包含該邏輯函數的全部最小項。b)所選擇的可合并的最小項矩形組數目應盡可能少。c)所選擇的可合并的最小項矩形組應包含盡可能多的最小項。具有無關項的邏輯函數的卡諾圖化簡無關項無關項：約束項和任意項統稱為無關項。約束約束：指具

23、體的邏輯問題對輸入變量取值所加的限制。約束項約束項：不允許出現的輸入變量取值所對應的最小項。例如：一臺電動機，有三種工作狀態：正轉、反轉和停止。如果用表示正轉，則表示不正轉；如果用表示反轉，則表示不反轉；如果用表示停止，則表示不停止。當A、B、C取值為100、010和001時，分別表示電動機處于正轉、反轉和停止狀態；而當A、B、C取值為000、011、101、110和111對應的最小項即為約束項。約束條件約束條件：可以用全部約束項之和等于0表示。任意項任意項：是指在某些輸入變量取值下，函數值是0還是1都不影響電路的邏輯功能，這些輸入變量取值所對應的最小項稱為任意項。具有無關項的邏輯函數的卡諾圖

24、化簡步驟是：a) 用卡諾圖表示具有無關項的邏輯函數；b) 選擇化簡后的乘積項。用卡諾圖表示具有無關項的邏輯函數的方法是：將函數式中所包含的最小項在卡諾圖相應位置處填1，無關項位置處填，其余位置處填0。選擇化簡后的乘積項的原則：有利于化簡的，當作1處理；不利于化簡的，當作0處理。4、門電路 在電子電路中，用高低電平分別表示二值邏輯的1和0兩種邏輯狀態，其原理如下圖所示。VISVccVo（a）單開關電路 （b）互補開關電路用來獲得高、低電平的基本開關電路R R減少功耗減少功耗邏輯電平 利用二極管的單向導電利用二極管的單向導電性，相當于一個受外加電壓性，相當于一個受外加電壓極性控制的開關。極性控制的

25、開關。當當u uI I=U=UILIL時，時，D D導通，導通，u uO O=0.7=U=0.7=UOLOL 開關閉合開關閉合 uI 二極管開關電路二極管開關電路 Vcc uo D R 二極管開關特性二極管開關特性假定：假定：U UIHIH=V=VCC CC ，U UILIL=0=0當當u uI I=U=UIHIH時，時，D D截止，截止，u uo o=V=VCCCC=U=UOHOH 開關斷開開關斷開 N N增強型增強型MOSMOS管的結構管的結構P P型襯底型襯底SiOSiO2 2S SD DG GV VDSDS_ _+ +V VGSGS_ _+ +- - - -導電溝道導電溝道N N增強型

26、增強型MOSMOS管的符號管的符號1.MOS1.MOS管結構和工作原理管結構和工作原理i iD D- - - - - -導電溝道導電溝道i iDSDS=0=0當當V VGSGS=V=VGSGS（thth）時時S SD DG GB B標準符號標準符號S SD DG G簡化符號簡化符號3.MOS3.MOS管的基本開關電路管的基本開關電路NMOSNMOS管的基本開關電路管的基本開關電路V VCCCCR Rv vo oS Sv vI I輸輸入入信信號號輸輸出出信信號號獲得高低電平的單開關電路獲得高低電平的單開關電路S SthGSGSIVvvDDOHVV當當 時，工作在截止區，時，工作在截止區， ,MO

27、S,MOS管相當于一個斷開的開關；管相當于一個斷開的開關；當當 時，時，MOSMOS管工作在恒流區，只要到管工作在恒流區，只要到 , ,則則 , MOS, MOS管相當于一個閉合的開關。管相當于一個閉合的開關。thGSGSIVvvONDRR0OLVCMOS反相器的電路結構CMOSCMOS反相器的結構示意圖和電路圖反相器的結構示意圖和電路圖互補對稱式金屬氧化物半導體電路互補對稱式金屬氧化物半導體電路(CMOS(CMOS電路）電路）（Complementar-Symmetery Metal-Oxide-Semiconductor Circuit)Complementar-Symmetery Met

28、al-Oxide-Semiconductor Circuit) CMOS反相器的基本電路結構形式為圖所示的有源負載反相器。其中Tl是P溝道增強型MOS管，T2是N溝道增強型MOS管。N型襯底S1P阱S2G1G2D1D2ViVOVDDA AB BT3T3T1T1T2T2T4T4A AB BV VDDDDT3T3T1T1T4T4T2T2Y YCMOSCMOS或非門（或非門（P P串串N N并）并）CMOSCMOS與非門（與非門（P P并并N N串）串）特點：需外接上拉電阻。特點：需外接上拉電阻。應用：滿足輸出電平轉換、吸收大負載電流應用：滿足輸出電平轉換、吸收大負載電流以及輸出端可以并接，實現以及

29、輸出端可以并接，實現“線與線與”功能。功能。二、漏極開路的二、漏極開路的CMOSCMOS門電路（門電路（ODOD）)AB(YA AB BY YOD門的應用：實現線與邏輯V VDDDDA AB BY Y2 2C CD DY Y2 2G G2 2G G1 1R RL LY Y線與符號線與符號 上拉電阻RL的計算： 如每個OD門輸出管截止時的漏電流為IOH，負載門每個輸入端的高電平輸入電流為IIH,要求輸出高電平不低于VOH,則可得到RL的最大容許值：其中n時并聯OD門的數目，m是負載門電路高電平輸入電流的數目。保證流過只有一個MOS管門輸出， 不超過其最大電流，RL的最小容許值：maxLIHOHO

30、HDDLOHLIHOHDDRmInIVVRVRmInIVminmaxminmaxmaxLLLLILOLOLDDLOLILLOLDDRRRmmCMOSmRImIVVRIImRVV路能夠正常工作，應取為了保證線與連接后電相等。和門電路的情況下，為入電流的數目。在負載是負載門電路低電平輸 uI/uo uo/uI VDD C TN TP C TG uI/uo uo/uI C C C C0 0、 ，T TN N和和T TP P截止，相當于截止，相當于開關斷開開關斷開。C C1 1、 ，T TN N和和T TP P導通，相當于導通，相當于開關接通開關接通，u uo ou ui i。1C0C 由于由于T T

31、1 1、T T2 2管的結構形式是對稱的，即漏極和源極管的結構形式是對稱的，即漏極和源極可互易使用，因而可互易使用，因而CMOSCMOS傳輸門屬于雙向器件，它的輸入傳輸門屬于雙向器件，它的輸入端和輸出端也可互易使用端和輸出端也可互易使用。CMOS傳輸門四、三態輸出的四、三態輸出的CMOSCMOS門電路門電路電路的輸出有電路的輸出有高阻態、高電平和低電平高阻態、高電平和低電平3 3種狀態，是一種三態門。種狀態，是一種三態門。 時，時，T TP2P2、T TN2N2均均截止，截止，Y Y與地和電源都斷開與地和電源都斷開了，輸出端呈現為高阻態。了，輸出端呈現為高阻態。 時，時，T TP2P2、T T

32、N2N2均均導通，導通，T TP1P1、T TN1N1構成反相器。構成反相器。1)(EN0)(ENAY(a) CMOS三態門電路 (b) 邏輯符號 A Y (EN) A (EN) TP2 TP1 Y TN1 TN2 +VDD 三、動態功耗三、動態功耗動態功耗：CMOS反相器從一種穩定的工作狀態轉變到另一種穩定狀態的過程中，將產生的附加功耗。動態功耗分為兩部分：PC對負載電容充、放電所消耗的功率；PT由于兩個MOS管T1和T2在短時間內同時導通所消耗的瞬時導通功耗。CMOS反相器對負載電容的充、放電電流波形22202,1DDLDDLCoDDLoLpoLNTTToDDpoNcPNfVCTVCPdt

33、vVdCdtdvCidtdvCidtvVidtviTPii因而，而所產生的平均功耗為：和由圖知， 瞬時導通電流iT流過T1和T2,瞬時導通功耗PT和電源電壓VDD、輸入信號的重復頻率f以及電路內部參數有關。2DDPDTfVCP CPD是功耗電容，具體數值由器件制造商給出。注意： CPD不是一個實際的電容，而僅僅是用來計算空載瞬時導通功耗的等效參數，而且只有輸入信號的上升時間和下降時間小于器件手冊中規定的最大值時，參數才有效。CMOS反相器的工作時的全部功耗PTOT等于動態功耗PD和靜態功耗PS之和。靜態功耗PS隨溫度的改變而改變，通常時以指定電源電壓下的靜態漏電流的形式給出。例題例：計算CMO

34、S反相器的總功率PTOT。已知電源電壓VDD=5V,靜態電源電流IDD=1A,負載電容CL=100pF,功耗電容CPD=20pF。輸入信號近似于理想的矩形波，重復頻率f=100kHz。解：mWWfVCCPDDPDLD3 . 0510100102010023122mWWVIPDDDDS005. 05106mWPPPSDTOT305. 0 A R1 4kW W T1 T2 T4 T5 R4 R3 1KW W 130W W +Vcc R2 1.6KW W Y D1 D2 輸入級輸入級中間級中間級輸出級輸出級TTLTTL非門典型電路非門典型電路 b T1等等效效電電路路 c e AY0110AY推拉式

35、輸出級作用：推拉式輸出級作用：降低功耗，提高帶降低功耗，提高帶負載能力負載能力3.5.2 TTL反相器的電路結構和工作原理一、電路結構鉗位二極管鉗位二極管二、集電極開路輸出的門電路（二、集電極開路輸出的門電路（OCOC門）門） CDABY“線與線與”推拉式輸出級并聯推拉式輸出級并聯1.1.“線與線與”的概念的概念YABCDYABCD3.OC3.OC門的門的“線與線與”功能功能 CDABYY21Y當當n n個前級門輸出均為個前級門輸出均為高電平，即所有高電平，即所有OCOC門同門同時截止時，為保證輸出時截止時，為保證輸出的高電平不低于規定的的高電平不低于規定的U UOHOH，minmin值，上拉

36、電阻不能值，上拉電阻不能過大，其最大值計算公過大，其最大值計算公式：式：HIOHminOHCCUmInIUVR ，(max)4. 4.外接上拉電阻外接上拉電阻R RU U的計算方法的計算方法當n個前級門中有一個輸出為低電平，即所有OC門中只有一個導通時，全部負載電流都流入導通的那個 OC門，為確保流入導通OC門的電流不至于超過最大允許的IOL，max值，RU值不可太小，其最小值計算公式：ILmaxOLmaxOLCCUImIUVR ，(min)(min)maxUUURRR 三、三態輸出門電路（三、三態輸出門電路（TSTS門）門） 國標符號 T4 A R1 3k T3 T2 T1 Y R4 100

37、 +VCC(+5V) T5 R2 750 R3 360 R5 3k A EN 1 EN Y EN D 三三態態輸輸出出非非門門（高高電電平平有有效效）電電路路結結構構 1.1.三態門的電路結構和邏輯符號三態門的電路結構和邏輯符號功能表功能表EN=0EN=0EN=1EN=1AYY高阻態輸出有三種狀態：輸出有三種狀態： 高電平、低電平、高阻態。高電平、低電平、高阻態。控制端或控制端或使能端使能端0 0 0 00 0 1 1一、觸發器按邏輯功能的分類一、觸發器按邏輯功能的分類1 1、RSRS觸發器觸發器1 0 0 01 0 1 00 1 0 10 1 1 1RSRS觸發器的特性表觸發器的特性表R S

38、 Q Q *1 1 0 X1 1 1 X特性方程特性方程0*SRQRSQ狀態轉換圖狀態轉換圖5.6 5.6 觸發器的邏輯功能及其描述方法觸發器的邏輯功能及其描述方法 2 2、JKJK觸發器觸發器JKJK觸發器的特性表觸發器的特性表特性方程特性方程QKQJQ*狀態轉換圖狀態轉換圖0 1 0 00 1 1 00 0 0 00 0 1 11 1 0 11 1 1 01 0 0 11 0 1 1 J K Q Q *3 3、T T 觸發器觸發器T 觸發器的特性表觸發器的特性表1 0 11 1 00 0 00 1 1 T Q Q *特性方程特性方程QTQTQ*狀態轉換圖狀態轉換圖T觸發器：當觸發器：當T=

39、1時，時，QQ*4 4、D D觸發器觸發器1 0 11 1 10 0 00 1 0D D 觸發器的特性表觸發器的特性表 D Q Q *特性方程特性方程DQ *狀態轉換圖狀態轉換圖應用舉例：畫出主從應用舉例：畫出主從 JK JK 觸發器輸出端波形圖。觸發器輸出端波形圖。J K Q * 0 0 Q1 1 Q 0 1 0 1 0 1 CLKJKQQQ KJCLKSD RD 畫出下圖所示各電路中輸出端的波形圖畫出下圖所示各電路中輸出端的波形圖 ：JKQ1ACLKCLK123456ACLK123456ABQ1JQ2輸出沒有回送到輸入端，輸出沒有回送到輸入端，也稱其為也稱其為 “ 開環開環 ” 。JKQ2

40、CLKAB任務任務分析：分析：設計：設計： 給定給定 邏輯圖邏輯圖 得到得到 邏輯功能邏輯功能分析分析 給定給定 邏輯功能邏輯功能 畫出畫出 邏輯圖邏輯圖設計設計二、組合邏輯電路的分析和設計方法4.2 組合邏輯電路的分析和設計方法4.2.1組合邏輯電路的分析方法4.2.2組合邏輯電路的設計方法任務任務分析：分析：設計：設計： 給定給定 邏輯圖邏輯圖 得到得到 邏輯功能邏輯功能分析分析 給定給定 邏輯功能邏輯功能 畫出畫出 邏輯圖邏輯圖設計設計4.2.1組合邏輯電路的分析方法 所謂邏輯電路的分析，就是找出給定邏輯電路所謂邏輯電路的分析，就是找出給定邏輯電路輸出和輸入之間的邏輯關系輸出和輸入之間的

41、邏輯關系，并確定電路的邏輯，并確定電路的邏輯功能。分析過程一般按下列步驟進行：功能。分析過程一般按下列步驟進行： 根據給定的邏輯電路，從輸入端開始，逐級根據給定的邏輯電路，從輸入端開始，逐級推導出輸出端的推導出輸出端的邏輯函數表達式邏輯函數表達式。 根據輸出函數表達式列出根據輸出函數表達式列出真值表真值表。 用文字概括出電路的用文字概括出電路的邏輯功能邏輯功能。邏輯圖邏輯表達式邏輯圖邏輯表達式 最簡表達式真值表確定功能最簡表達式真值表確定功能 邏輯抽象邏輯抽象。將文字描述的邏輯命題轉換成真值表叫邏輯抽象。將文字描述的邏輯命題轉換成真值表叫邏輯抽象。首先要分析邏輯命題，確定輸入、輸出變量；然后用

42、二值邏輯的首先要分析邏輯命題，確定輸入、輸出變量；然后用二值邏輯的0 0、1 1兩種狀態分別對輸入、輸出變量進行邏輯賦值，即確定兩種狀態分別對輸入、輸出變量進行邏輯賦值，即確定0 0、1 1 的具的具體含義；最后根據輸出與輸入之間的邏輯關系體含義；最后根據輸出與輸入之間的邏輯關系列出真值表列出真值表。選定器件類型選定器件類型根據真值表，寫出相應的根據真值表，寫出相應的邏輯函數表達式邏輯函數表達式。 將邏輯函數表達式將邏輯函數表達式化簡化簡, ,并變換為與門電路相對應的最簡式。并變換為與門電路相對應的最簡式。 根據化簡的邏輯函數表達式畫出根據化簡的邏輯函數表達式畫出邏輯電路圖邏輯電路圖。工藝設計

43、。包括設計機箱、面板、電源、顯示電路、控制開關等工藝設計。包括設計機箱、面板、電源、顯示電路、控制開關等等。最后還必須完成組裝、測試。等。最后還必須完成組裝、測試。 組合邏輯電路的設計一般可按以下步驟進行：組合邏輯電路的設計一般可按以下步驟進行：邏輯圖邏輯圖實際邏實際邏輯問題輯問題真值真值表表邏輯表達式邏輯表達式最簡（或最最簡（或最合理）表達式合理）表達式4.2.24.2.2組合電路的設計方法組合電路的設計方法邏 輯邏 輯問問 題題邏輯邏輯真值表真值表邏輯邏輯函數式函數式選定器選定器件類型件類型將函數將函數式變換式變換邏輯邏輯電路圖電路圖轉換轉換將函數將函數式化簡式化簡邏輯邏輯電路圖電路圖用門

44、電路用門電路用用MSI組合組合電路或電路或PLD邏輯邏輯抽象抽象例：某工廠有三條生產線，耗電分別為例：某工廠有三條生產線，耗電分別為1 1號線號線10kW10kW，2 2號線號線20kW20kW，3 3號線號線30kW30kW，生產線的電力由兩臺發電機提供，其，生產線的電力由兩臺發電機提供，其中中1 1號機號機20kW20kW，2 2號機號機40kW40kW。試設計一個供電控制電路，根。試設計一個供電控制電路，根據生產線的開工情況啟動發電機，使電力負荷達到最佳配據生產線的開工情況啟動發電機，使電力負荷達到最佳配置。置。 解：邏輯抽象解：邏輯抽象輸入變量：輸入變量：1 13 3號生產線以號生產線

45、以A A、B B、C C表示，表示， 生產線開工為生產線開工為1 1，停工為，停工為0 0；輸出變量：輸出變量：1 12 2號發電機以號發電機以Y1Y1、Y2Y2表示，表示，發電機啟動為發電機啟動為1 1，關機為，關機為0 0；邏輯真值表邏輯真值表邏輯函數式邏輯函數式ABCCBABCACBAY1ABCCABCBABCACBAY2卡諾圖化簡卡諾圖化簡 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 ABCY 2ABCY2CBABCBAY1與或式：與或式： CBABCBAY1與非與非式：與非與非式：邏輯電路圖邏輯電路圖 AB 與或式

46、與或式 1 C Y1 Y2 A B C Y1 Y2 與非與非式與非與非式例例4.3.34.3.3 試用試用3 3線線8 8線譯碼器線譯碼器74HC13874HC138設計設計一個多輸出的組合邏輯電路。輸出的邏輯函一個多輸出的組合邏輯電路。輸出的邏輯函數式為：數式為：ABCCBCBAZCBABAZCBABCZCBABCACAZ4321解：將函數式化成最小項之和解：將函數式化成最小項之和 74207420453253237317312654365431mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ作出邏輯圖如右上圖所示。作出邏輯圖如右上圖所示。例例4.3.44.3.4 試用兩個帶

47、附加控制端的試用兩個帶附加控制端的4 4選選1 1數據選擇器組成數據選擇器組成8 8選選1 1數據選擇器。數據選擇器。解：用一片解：用一片74HC15374HC153雙雙4 4選選1 1數據數據選擇器來構成。選擇器來構成。三位地址代碼三位地址代碼A A2 2A A1 1A A0 0中的高位中的高位A A2 2接接至至 ，而，而將將 接至接至 ，同，同時將兩個數據選擇器的輸出相加，時將兩個數據選擇器的輸出相加，就能得到就能得到8 8選選1 1數據選擇器。數據選擇器。1S2A2S10120012)()(DAAADAAAY7112601250124012)()()()(DAAADAAADAAADAA

48、A30122012)()(DAAADAAA例例4.3.54.3.5 試用試用4 4選選1 1數據選擇器實現例數據選擇器實現例4.2.24.2.2（P165P165）解：已知例解：已知例4.2.24.2.2的邏輯函數式為：的邏輯函數式為：兩式比較后，將兩式比較后，將(1)(1)式變換為式變換為: :(1)(1)()()(AGGARGARGARZ 1321001DRDDRDGAAARAGGRAGARAGRGARZ)()()()(013012011010AADAADAADAADY例例3.3.53.3.5 試用試用8 8選選1 1數據選擇器產生三變數據選擇器產生三變量邏輯函數。量邏輯函數。) 1 (B

49、CAACCBAZ解：選用解：選用74HC15174HC151，其邏輯，其邏輯圖見右圖虛線部分；圖見右圖虛線部分； YWDAAADAAADAAADAAADAAADAAADAAADAAAY70126012501240123012201210120012將將(1)(1)式化成上式形式式化成上式形式ABCCABCBACBABCACBACBACBABCAACCBAZ10101001門電路兩個輸入信號門電路兩個輸入信號同時同時向向相反的邏輯電平跳變相反的邏輯電平跳變（一個從（一個從1 1變變為為0 0，另一個從，另一個從0 0變為變為1 1）的現象叫的現象叫做做競爭競爭。由于由于競爭競爭而在電路而在電路輸

50、出端可輸出端可能產生能產生尖峰脈沖尖峰脈沖的現象的現象叫做叫做競競爭爭冒險。冒險。4.4.14.4.1競爭競爭冒險現象及其成因冒險現象及其成因4.4 4.4 組合邏輯電路中的競爭組合邏輯電路中的競爭冒險現象冒險現象AAY只要只要輸出端的邏輯函數在輸出端的邏輯函數在一定條件下一定條件下能簡化成能簡化成AAY或或則可判定存在則可判定存在競爭競爭冒險。冒險。輸入端門電路的兩個輸入輸入端門電路的兩個輸入信號信號A A 和和 是從是從輸入變量輸入變量A A經過不同的傳輸途徑而來的經過不同的傳輸途徑而來的，那么輸入變量那么輸入變量A A的狀態發生突的狀態發生突變時輸出端很有可能產生變時輸出端很有可能產生尖

51、峰尖峰脈沖脈沖。由此可。由此可這樣檢查這樣檢查：A4.4.24.4.2檢查競爭檢查競爭冒險的方法冒險的方法例例4.4.14.4.1試判斷下列電路是否存在競爭試判斷下列電路是否存在競爭冒險。已知冒險。已知任何瞬間輸入變量只可能有一個改變狀態。任何瞬間輸入變量只可能有一個改變狀態。解：對（解：對（a a）：）：CAABY)(CBBAY當當B=C=1B=C=1時，上式為：時，上式為：AAY所以存在競爭所以存在競爭冒險冒險對（對（b b）：）：當當A=C=1A=C=1時，上式為：時，上式為：BBY所以也存在競爭所以也存在競爭冒險冒險a a、接入濾波電容、接入濾波電容b b、引入選通脈沖、引入選通脈沖c

52、 c、修改邏輯設計、修改邏輯設計增加冗余項增加冗余項4.4.3 4.4.3 消除競爭消除競爭冒險的方法冒險的方法時序邏輯電路 時序電路任一時刻的輸出信號不僅取決于當時的輸入信號，時序電路任一時刻的輸出信號不僅取決于當時的輸入信號，而且還取決于電路原來的狀態，或者說還與以前的輸入有而且還取決于電路原來的狀態，或者說還與以前的輸入有關。關。 時序電路的特點：時序電路的特點： 時序電路通常包括時序電路通常包括組合電路組合電路和和存儲電路存儲電路，而，而存儲電路存儲電路是是必不可少必不可少的的。 存儲電路存儲電路的的輸出狀態輸出狀態必須必須反饋反饋到到組合電路組合電路的的輸入端輸入端，與，與輸入信號一

53、起，共同決定組合邏輯電路的輸出輸入信號一起，共同決定組合邏輯電路的輸出。給給 定定 電電 路路時鐘方程時鐘方程輸出方程輸出方程驅動方程驅動方程狀態方程狀態方程計計 算算狀態表狀態表狀態圖狀態圖時序圖時序圖特性方程特性方程CLK CLK 觸發沿觸發沿時序邏輯電路的分析方法例例6.2.3解解：（：（1 1）從電路圖寫出從電路圖寫出驅動方程驅動方程：21211QQADQD（2 2）代入）代入D D觸發器的特性方程得到觸發器的特性方程得到狀態方程：狀態方程：212*211*1QQADQQDQ（3 3）從電路圖寫出）從電路圖寫出輸出方程：輸出方程： 2121QQAQQAY2121QQAQQA A0001

54、1110001/010/000/111/0111/100/010/001/0YQQ*1*212QQ （4 4）列出）列出狀態轉換表狀態轉換表010010111/00/00/11/11/00/00/01/0Q2Q1A/Y（5 5）畫出狀態轉換圖如右：）畫出狀態轉換圖如右：A=0A=0時，為加法計數器。時，為加法計數器。Y Y為進位。為進位。A=1A=1時，為減法計數器。時，為減法計數器。Y Y為借位。為借位。從狀態表可得：從狀態表可得：21*21*1QQAQQQ2121QQAQQAY（7）時序圖 為便于用實驗觀察的方法檢查時序電路的邏輯功能，可以將狀態轉換表的內容畫為時間波形的形式。 例6.2.

55、3時序圖10010000010000100111000010101001CLK1 2 3 4 5 6 7 8AQ2YQ101101100一、同步時序電路的設計方法一、同步時序電路的設計方法 設計同步時序邏輯電路的一般步驟：設計同步時序邏輯電路的一般步驟：1 1、邏輯抽象，得出電路的狀態轉換圖或狀態轉換表、邏輯抽象，得出電路的狀態轉換圖或狀態轉換表 把要求實現的時序邏輯功能表示為時序邏輯函數，可把要求實現的時序邏輯功能表示為時序邏輯函數，可以用狀態轉換表的形式，也可以用狀態轉換圖的形式。以用狀態轉換表的形式，也可以用狀態轉換圖的形式。2 2、狀態化簡、狀態化簡 合并等價狀態。合并等價狀態。等價狀

56、態：等價狀態：若兩個電路狀態在相同的輸入條件有相同的輸若兩個電路狀態在相同的輸入條件有相同的輸出，并且轉換到同樣的一個次態，則稱這兩個狀態為等價狀態。出，并且轉換到同樣的一個次態，則稱這兩個狀態為等價狀態。 6.4 6.4 時序邏輯電路的設計方法時序邏輯電路的設計方法3 3、狀態分配、狀態分配狀態分配又稱狀態編碼。狀態分配又稱狀態編碼。首先首先要根據邏輯狀態要根據邏輯狀態M M 確定觸發器的數目確定觸發器的數目N N；2 2N-1N-1M2M2N N其次其次要給每個電路狀態規定對應觸發器狀態組合。要給每個電路狀態規定對應觸發器狀態組合。每組觸發器的狀態組合都是一組二值代碼，因而每組觸發器的狀態

57、組合都是一組二值代碼，因而又將這項工作稱為狀態編碼。又將這項工作稱為狀態編碼。狀態編碼一般要遵循一狀態編碼一般要遵循一定的規定。定的規定。 4 4、選定觸發器類型、選定觸發器類型5 5、根據得到的方程式畫出邏輯圖、根據得到的方程式畫出邏輯圖6 6、檢查設計的電路能否自啟動、檢查設計的電路能否自啟動求出電路的狀態方程、驅動方程和輸出方程求出電路的狀態方程、驅動方程和輸出方程如果電路不能自啟動，則需要采取措施加以解決。一種如果電路不能自啟動，則需要采取措施加以解決。一種解決辦法是在電路開始工作時通過預置數將電路置成有效循解決辦法是在電路開始工作時通過預置數將電路置成有效循環中的某一個狀態。另一種解

58、決方法是通過修改邏輯設計加環中的某一個狀態。另一種解決方法是通過修改邏輯設計加以解決。以解決。例例6.4.16.4.1 設計一個帶有進位輸出端的十三進制計數器。設計一個帶有進位輸出端的十三進制計數器。 解：根據題意作出邏輯抽解：根據題意作出邏輯抽象，設十三個狀態為象，設十三個狀態為S S0 0SS1212，進位為進位為C C，列出狀態轉換圖如，列出狀態轉換圖如右：現要求右：現要求M=13M=13，而，而8(28(23 3)M16(2)M010導通導通0111保持保持 保持保持 保持保持1001截止截止1DRCCV32CCV31CCV32CCV31CCV32CCV31CCV32CCV31第一，輸

59、入觸發信號從低電平上升的過程中，電路狀態轉換時對第一，輸入觸發信號從低電平上升的過程中，電路狀態轉換時對應的輸入電平，與輸入信號下降時對應的輸入電平轉換不同。應的輸入電平，與輸入信號下降時對應的輸入電平轉換不同。第二，在電路狀態轉換時，通過內部的正反饋過程使輸出電壓的第二，在電路狀態轉換時，通過內部的正反饋過程使輸出電壓的波形變得很陡。波形變得很陡。 施密特觸發器是脈沖波形變換中經常使用的一種電路。它施密特觸發器是脈沖波形變換中經常使用的一種電路。它在性能上有兩個重要的在性能上有兩個重要的特點特點：施密特觸發器施密特觸發器OvG1G2vOvIAvR1R2vO1OVTHVDDvIvOTHVRR2125KW W5KW W5KW WC1C2G2G1vC1vC2vI1VCCDRQQG3G4vOVR1VR212756843TD0.01 FvI2vOvIOCCV31CCV32單穩態觸發器的特點單穩態觸發器的特點: : 1.它有它有穩態穩態和和暫穩態暫穩態兩個不同的狀態，暫穩態通常是靠兩個不同的狀態，暫穩態通常是靠RCRC電路的電路的充、放電過程來維持的；根據充、放電過程來維持的；根據RCRC電路的不同接法（即接成微電路的不同接法（即接成微分電路形式或積分電路形式），又把分電路形式或積分電路形式