1、目前我國電話實行以分為單位的計時收費方式，除了在第1而n內，即第一個時段為固定收費外，每當進人下一個時段后的第is便立即增加一個時段的收費。對于時間較長的通話來說，多1min的計時收費，在整個通話的計費中其比例是很小的。但是對于經常只需在1 min內完成通話的情況中，即使通話時間拖延1s，其多付出的話費在整個話費中的比例就顯得很高。本例介紹的電話通話計時提醒器，對于這樣一類通話就顯得很有意義了。 工作原理電話通話計時提醒器電路原理圖如圖所示。全電路由6s時基發生器、6s分頻計時及顯示器和分計時與顯示器組成。6s時基發生器是一個由NE555時基集成電路組成的多諧振蕩器，它通過對Rl、R2和C1數

2、值的設定，使振蕩器每6s輸出一個時基脈沖。 6s分頻及計時顯示器由CD4017十進制計數器和發光二極管VL1一VL10組成。它將6s時基發生器輸人的脈沖，通過分頻按6s、12s、18s、24s、54s由各輸出端輸出，并通過發光二極管VL1一VL10向外顯示。分計時與顯示電路和6s分頻與顯示電路的組成完全相同。分計時電路的計數脈沖取自IC2的進位脈沖，每當IC2計數至l min時向IC3輸出一個進位脈沖，作為IC3的計數脈沖。IC3的輸出是以分為單位的，每隔1 min輸出一個脈沖并通過VL11一VL19向外顯示。每當計滿后計數器自動復位。電路中，C2、R3組成IC2的開機復位電路，C4、R13組

3、成IC3的開機復位電路。接通電源后計數器自動復位，Q0輸出高電平，VLl, VLll發光指示。VDl,VD2分別是IC2和IC3的復位控制二極管。當計數器計滿后通過VD1、VD2加至R端使其自動復位。元器件選擇ICl選用NE555時基集成電路；IC2、IC3選用CD4017十進制計數脈沖分配器數字集成電路。其他元器件均無特殊要求，可按圖所標型號及參數進行選用。555時基電路是一種將模擬功能與邏輯功能巧妙結合在同一硅片上的組合集成電路。它設計新穎，構思奇巧，用途廣泛，備受電子專業設計人員和電子愛好者的青睞，人們將其戲稱為偉大的小IC。1972年，美國西格尼蒂克斯公司(Signetics)研制出T

4、merNE555雙極型時基電路，設計原意是用來取代體積大,定時精度差的熱延遲繼電器等機械式延遲器。但該器件投放市場后，人們發現這種電路的應用遠遠超出原設計的使用范圍，用途之廣幾乎遍及電子應用的各個領域，需求量極大。美國各大公司相繼仿制這種電路1974年西格尼蒂克斯公司又在同一基片上將兩個雙極型555單元集成在一起，取名為NF556。1978年美國英特錫爾公司(Intelsil)研制成功CMOS型時基電路ICM5551CM556,后來又推出將四個時基電路集成在一個芯片上的四時基電路558由于采用CMOS型工藝和高度集成，使時基電路的應用從民用擴展到火箭、導彈,衛星,航天等高科技領域。在這期間，日

5、本、西歐等各大公司和廠家也競相仿制、生產。盡管世界各大半導體或器件公司、廠家都在生產各自型號的555556時基電路，但其內部電路大同小異，且都具有相同的引出功能端。圖中示出了美國無線電公司生產的CA555時基電路的內部等效電路圖。CA555時基電路的內部等效電路圖:2005_07/05072521176458.gif等效功能電路:upload/2005_07/05072521175440.gif鑒于各種雙極型的555集成塊的內部電路大同小異，下面我們以Cne555資料A555為例分析其內部電路和原理。從CA555時基電路的內部等效電路圖中可看到，VTl-VT4、VT5、VT7組成上比較器Al，

6、VT7的基極電位接在由三個5k電阻組成的分壓器的上端，電壓為VDDne555的應用；VT9-VT13組成下比較器A2，VTl3的基極接分壓器的下端，參考電位為VDD。在電路設計時，要求組成分壓器的三個5k電阻的阻值嚴格相等，以便給出比較精確的兩個參考電位VDD和VDD。VTl4-VTl7與一個4.7k的正反饋電阻組合成一個雙穩態觸發電路。VTl8-VT21組成一個推挽式功率輸出級，能輸出約200mA的電流。VT8為復位放大級，VT6是一個能承受50mA以上電流的放電晶體三極管。雙穩態觸發電路的工作狀態由比較器A1、A2的輸出決定。555時基電路的工作過程如下：當2腳，即比較器A2的反相輸入端加

7、進電位低于VDD的觸發信號時，則VT9、VTll導通，給雙穩態觸發器中的VTl4提供一偏流，使VTl4飽和導通，它的飽和壓降Vces箝制VTl5的基極處于低電平，使VTl5截止，VTl7飽和，從而使VTl8截止，VTl9導通，VTne555中文資料20完全飽和導通，VT21截止。因此，輸出端3腳輸出高電平。此時，不管6端(閾值電壓)為何種電平，由于雙穩態觸發器(VTl4-VTl7)中的47k電阻的正反饋作用(VTl5的基極電流是通過該電阻提供的)，3腳輸出高電平狀態一直保持到6腳出現高于VDD的電平為止。當觸發信號消失后，即比較器A2反相輸入端2腳的電位高于VDD，則VT9、VTll截止，VT

8、l4因無偏流而截止，此時若6腳無觸發輸入，則VTl7的Vces飽和壓降通過4.7k電阻維持VTl3截止，使VTl7飽和穩態不變，故輸出端3腳仍維持高電平。同時，VTl8的截止使VT6也截止。當觸ne555原理發信號加到6腳時，且電位高于VDD時，則VTl、VT2、VT3皆導通。此時，若2腳無外加觸發信號使VT9、VTl4截止，則VT3的集電極電流供給VTl5偏流，使該級飽和導通，導致VTl7截止，進而VTl8導通，VTl9、VT2。都截止，VT21飽和導通，故3腳輸出低電平。當6腳的觸發信號消失后，即該腳電位降至低于VDD時，則VTl、VT2、VT3皆截止，使VTl5得不到偏流。此時，若2腳仍

9、無觸發信號，則VTl5通過4.7k電阻得到偏流，使VTl5維持飽和導通，VTl7截止的穩態，使3腳輸出端維持在低電平狀態。同時，VTl8的導通，使放電級VT6飽和導通。通過上面兩種狀態的分析，可以發現：只要2腳的電位低于VDD，即有觸發信號加入時，必使輸出端3腳為高電平；而當6腳的電位高于VDD時，即有觸發信號加進時，且同時2腳的電位高于VDD時，才能使輸出端3腳有低電平輸出。4腳為復位端。當在該腳加有觸發信號，即其電位低于導通的飽和壓降0.3V時，VT8導通，其發射極電位低于lV，因有D3接入，VTl7為截止狀態，VTl8、VT21飽和導通，輸出端3腳為低電平。此時，不管2腳、6腳為何電位，

10、均不能改變ne555工作原理這種狀態。因VT8的發射極通過D3及VTl7的發射極到地，故VT8的發射極電位任何情況下不會比1.4V電壓高。因此，當復位端4腳電位高于1.4V時，VT8處于反偏狀態而不起作用，也就是說，此時輸出端3腳的電平只取決于2腳、6腳的電位。根據上面的分析，CA555時基電路的內部等效電路可簡化為如圖所示的等效功能電路。顯然，555電路(或者專556電路)內含兩個比較器A1和A2、一個觸發器、一個驅動器和一個放電晶體管。兩個比較器分別被電阻R1、R2和R3構成的分壓器設定的VDD和VDD。參考電壓所限定。為進一步理解其電路功能，并靈活應用555集成塊，下面簡要說明其作用機理

11、。從圖15可見，三個5k電阻組成的分壓器，使內部的兩個比較器構成一個電平觸發器，上觸發電平為VDD，下觸發電平為VDD。在5腳控制端外接一個參考電源Vc，可以改變上、下觸發電平值。比較器Al的輸出同或非門l的輸入端相接，比較器A2的輸出端接到或非門2的輸入端。由于由兩個或非門組成的RS觸發器必須用負極極性信號觸發，因此，加到比較器Al同相端6腳的觸發信號，只有當電位高于反相端5腳的電位時，RS觸發器才翻轉；而加到比較器A2反相端2腳的觸發信號，只有當電位低于A2同相端的電位VDD時，RS觸發器才翻轉。通過上面對等效功能電路和CA555時基電路的內部等效電路的分析，可得出555各功能端的真值表。

12、引腳26437電平VDD*1.4V高電平懸空狀態電平<VDDVDD1.4V低電平低電平電平<VDD>VDD1.4V保持電平保持電平*0.3V低電平低電平由表可看出，S、R、MR的輸入不一定是邏輯電平，ne555 價格可以是模擬電平，因此，該集成電路兼有模擬和數字電路的特色。 相關閱讀：ne555逆變器+課程設計家用智能控制系統 1536201.非法入侵報警ne555的應用42.節能燈控制ne555中文資料93.有害氣體檢測、報警、抽排ne555的應用電路圖134.體會.斷線報警器制作%ne555逆變器 、原理分析電路的核心部分ne555的應用由NE555組成，R1、R2、C1

13、和NE555組ne555的應用電路圖成一個頻率越為3KHz左右的多諧振蕩電路，當電路接通電源時，振蕩器開始工作蜂鳴器LS1發出響聲；當1和2被短接時，振蕩器的工NE555時基電路#ne555工作原理 表1是NE555的極限參數，不同的封裝形式及不同的生產廠商的器件這些參數不盡相同，極限參數是指在不損壞器件的情況下，廠商保證的界限，并非可以工作的條件，如果超過某一環境下使用，其間的安全性將不會得到保證，這使用ne555應用中應加以注意。.ne555價格+空調器及其微電腦控制器的原理與維修第三版 目錄:第1章空調器基礎知識11空調器的作用及制冷原理111空調名詞術語112空調器的作用113蒸氣ne

14、555的應用電路圖壓縮式制冷ne555中文資料原理114熱力學名詞、術語115熱力學基本定律116制冷循環的熱.網友在各自領域中所用到的芯片總結轉載www$ne555電路 1.音頻pcm編碼DA轉換芯片cirruslogic的csne555價格4344，cs43344334是老封裝，據說已經停產，4344封裝比較小，非常好用。還有菲利譜的。8211等。2.音頻放大片4558，833，此二芯片都是雙     最新評論555 電路組成多波形多諧振蕩器.輸出的波形為矩形波，通過對輸出矩形波的占空比的調節，可以形成方波。如果對所輸出的方波進行進一步處理

15、，就可以形成多種波形的輸出信號。圖2-23 所示電路以555 振蕩電路為核心，通過積分變換電路可以形成多種波形輸出，這些波形包括方波、鐘形波、三角波和正弦波。555 電路組成多波形多諧振蕩器電路工作原理分析 NE555 與R1 、R2 及C3 組成典型的555 多諧振蕩電路，由于R1的阻值遠小于R2 ，所以輸出的波形基本上為方波。該方波信號由腳輸出，通過分壓電阻R7 、R8 的分壓后加至輸出波形選擇開關的B 點，經選擇開關將方波信號加至射極輸出器VT2 的基極，通過VT2 緩沖變換后由發射極輸出，再經c8捐合加至調節電位器RP ，通過調節在輸出端得到方波信號。由NE555 的腳輸出的方波信號經

16、過C7 的藕合，加至由R4 、C5 組成的第一節積分變換電路，經積分變換后，將方波變換為鐘形波并加至選擇開關的C 點，經VT2 緩沖后輸出鐘形波信號。將鐘形波信號通過由R5 、C6 組成的第二節積分變換電路進行第二次積分變換后，鐘形波變換為三角波并加至選擇開關的D 點，經VT2 緩沖后輸出三角波信號。由R5 ， C6 形成的三角波，經R6 搞合至由VT1 與C2 組成的放大電路進行放大和變換。在該放大電路中，由于電容C2 的反饋作用，輸入的三角波變換為正弦波，由VT1 的集電極輸出三角波信號。555 電路組成多波形多諧振蕩器電路輸出波形的頻率約1kHz ，被形幅度為O200mV (峰峰值)。5

17、55定時器由3個阻值為5k的電阻組成的分壓器、兩個電壓比較器C1和C2、基本RS觸發器、放電三極管TD和緩沖反相器G4組成。虛線邊沿標注的數字為管腳號。其中，1腳為接地端；2腳為低電平觸發端，由此輸入低電平觸發脈沖；6腳為高電平觸發端，由此輸入高電平觸發脈沖；4腳為復位端，輸入負脈沖（或使其電壓低于0.7V）可使555定時器直接復位；5腳為電壓控制端，在此端外加電壓可以改變比較器的參考電壓，不用時，經0.01uF的電容接地，以防止引入干擾；7腳為放電端，555定時器輸出低電平時，放電晶體管TD導通，外接電容元件通過TD放電；3腳為輸出端，輸出高電壓約低于電源電壓1V3V，輸出電流可達200mA

18、，因此可直接驅動繼電器、發光二極管、指示燈等；8腳為電源端，可在5V18V范圍內使用。555定時器工作時過程分析如下：5腳經0.01uF電容接地，比較器C1和C2的比較電壓為：UR1=2/3VCC、UR2=1/3VCC。當VI12/3VCC，VI21/3VCC時，比較器C1輸出低電平，比較器C2輸出高電平，基本RS觸發器置0，G3輸出高電平，放電三極管TD導通，定時器輸出低電平。當VI12/3VCC，VI21/3VCC時，比較器C1輸出高電平，比較器C2輸出高電平，基本RS觸發器保持原狀態不變，555定時器輸出狀態保持不來。當VI12/3VCC，VI21/3VCC時，比較器C1輸出低電平，比較

19、器C2輸出低電平，基本RS觸發器兩端都被置1，G3輸出低電平，放電三極管TD截止，定時器輸出高電平。當VI12/3VCC，VI21/3VCC時，比較器C1輸出高電平，比較器C2輸出低電平，基本RS觸發器置1，G3輸出低電平，放電三極管TD截止，定時器輸出高電平。CD4017功能簡述:   CD4017是5位Johnson計算器，具有10個譯碼輸出端，CP，CR，INH輸入端。時鐘輸入端的斯密特觸發器具有脈沖整形功能，對輸入時鐘脈沖上升和下降時間無限制。INH為低電平時，計算器在時鐘上升沿計數；反之，計數功能無效。CR為高電平時，計數器清零。Johnson計數器，提供了快速操

20、作，2輸入譯碼選通和無毛刺譯碼輸出。防鎖選通，保證了正確的計數順序。譯碼輸出一般為低電平，只有在對應時鐘周期內保持高電平。在每10個時鐘輸入周期CO信號完成一次進位，并用作多級計數鏈的下級脈動時鐘。 CD4017邏輯結構圖:                      CD4017 Logic Diagram 邏輯圖CD4017引腳圖:     &#

21、160;                        CD4017的引腳圖CD4017引腳功能：CD4017內部是除10的計數器及二進制對10進制譯碼電路。CD4017有16支腳，除電源腳VDD及VSS為電源接腳，輸入電壓范圍為315V之外，其余接腳為：A、頻率輸入腳：CLOCK(Pin14)，為頻率信號的輸入腳。B、數據輸出腳：a、 Q1-Q9(Pin3，2，4，

22、7，10，1，5，6，9，11)，為解碼后的時進制輸出接腳，被計數到的值，其輸出為Hi，其余為Lo 電位。b、CARRY OUT（Pin12），進位腳，當4017計數10個脈沖之后，CARRY OUT將輸出一個脈波，代表產生進位，共串級計數器使用。D、 控制腳：a、 CLEAR(Pin15)：清除腳或稱復位(Reset)腳，當此腳為Hi時，會使CD4017的Q0為”1”，其余Q1-Q9為”0”。b、CLOCK ENABLE(Pin13)，時序允許腳，當此腳為低電位，CLOCK輸入脈波在正緣時，會使CD4017計數，并改變Q1-Q9的輸出狀態。數字電路CD4017是十進制計數分頻器，它的內部由計

23、數器及譯碼器兩部分組成，由譯碼輸出實現對脈沖信號的分配，整個輸出時序就是O0、O1、O2、O9依次出現與時鐘同步的高電平，寬度等于時鐘周期。     CD4017有10個輸出端（O0O9）和1個進位輸出端O5-9。每輸入10個計數脈沖，O5-9就可得到1個進位正脈沖，該進位輸出信號可作為下一級的時鐘信號。    CD4017有3個輸（MR、CP0和CP1），MR為清零端，當在MR端上加高電平或正脈沖時其輸出O0為高電平，其余輸出端（O1O9）均為低電平。CP0和CPl是2個時鐘輸入端，若要用上升沿來計數，則信號由CP0端輸入；若要用下

24、降沿來計數，則信號由CPl端輸入。設置2個時鐘輸入端，級聯時比較方便，可驅動更多二極管發光。 由此可見，當CD4017有連續脈沖輸入時，其對應的輸出端依次變為高電平狀態，故可直接用作順序脈沖發生器。CD4017有兩個時鐘端 CP 和 EN，若用時鐘脈沖的上沿計數，則信號從 CP 端輸入；若用下降沿計數，則信號從 EN 端輸入。設置兩個時鐘端是為了級聯方便。CD4017 與 CD4022 是一對姊妹產品，主要區別是 CD4022 是八進制的，所以譯碼輸出僅有 Y0Y7，每輸入 8 個脈沖周期，就可得到一個進位輸出，它們的管腳相同，不過 CD4022 的 6、9 腳是空腳。                                  cd4017方框圖&#