1、USB接口電路1、USB1.1協議對IO 口直流特性的要求:Input Levels:High driven)V|HNote 4, Section 7 1420VHigh Aoaiing)VlHZMote 4, Section 7 142.73.6VLowVilNote 4, Section 7 40 8VDifferential Input SensitivityVdiKD+H*)I；Figure 7-9; Note 402VDinerentiai Common Mode RangeVcmincludes vdi range; Figure 7-9; Note 4O.fl2.5VOutput

2、 Levels:LowVolNote 4 5, Section 7110.00 3VHigh tDriven)VohNote 4, 6, Section 7.1.12.B3.6VOutput Signal CrossoverVoltageVcrsMeasured as in Figure7-6； NOte 10132.0V2、Virtex-5 IO :1) LVTTL直流特性6-41 LVTTL的直流電壓指標參數最小值典型值最大值vcco3.03.33.45VrefVTTVIH2.03.45Ml-020.8V0H2.4Vol一04Vh 對應的 Iqh (mA)注2Vol 對應的 k）L（mA）

3、注22) LVCMOSLVDCI 和 LVDCI_DV2 直流特性:6-9: LVCM08、LVDCI和LVDCLDV2在各種參考電壓下的直流電壓指標標準+&3M+2,5V+L8M+1,5V+1.2V最小 值典型 值最大 值最小 值典型 值最大 值最小 值典型 值最大 值最小 值典型 值最大 值最小 值典型 值最大 值VCCO M3.03.33 452.3252.7L7181.91.41.51.61.1L21.3Uih M2 口一3.4517一vcco +0.31 105Vcco +0.30.91+0,3n 7飛Vcco +0.3V|L V-G.208-Q.30.7-0.3-0.30 560.

4、30.455Voh Ml2.6=二1.9一1.25二1.05二0.825V0LIV一0.4一0,4一一0,45一0,4一0.325wfpA一5一5一士5一一10一1。4、USB1T11 芯片:DC Electrical Characteristics 的|聞燈同Over recommended range of supply vdtage ard cper.atmg frw air temperature (unless otherwise noled K V(；c = 3.0V to 3.6 V臺 yEbolParamstBrTaat ConditionsLimitsTamp = -40TC

5、 toUnitMlnTypMamINPUT LEVELS：ViLLOW Lftvel Input MoHngfl0.8VVihTiGH Level Input Vtftage2.CVOUTPUT LEVELS:VqcLOW Level Output VoitsgeIql = 4 mA0.4VIqL 20 llA0 1VOHHIGH Level Output Vi t&M10H . 4 m離24ViOh = 20Yqc -。1通過查找資料在 FPGA中用LVCMOS類型的IO 口進行USB接口電路的代替。二、TSMC IO Library 中 IO 口的分析：TSMC IO庫中有許多IO 口類型

6、，選擇符合接口電路對IO進行版圖提取并分析仿真其性能是否符合要求。主要是分析一下 IO library中的PRB24SDGZ IO 電路，PRB24SDGZ的結構圖如下：Tri-State Output Pad with Schmitt Iriggr Input and Limited Slew Rate, High-Vblt IblerantPRB24SDGZ采用schmitt輸入和三態輸出結構，并且具有耐高壓性能。根據其所提供的版圖提取出其電路原理圖：1輸入電路：T期1P Lr i-超酬由上原理圖左半部分可知，輸入采用施密特輸入結構，施密特輸入結構可以提高噪聲容限，PAD輸入經過施密特后接

7、 3個非門結構，該結構的目的主要是講PAD點的3.3v電平轉化成芯片內部白供電電壓1.8v,同時也起到提高驅動能力的作用。為了能夠耐高壓，該 IO口電路采用了一種floating N-well結構:w=26,0ui= 40npmdsJvprncs.也襯啰SIU35 氏 DnrhlpdyPADVD33:nmcaivl=40fjn fifigerail=4 加, Fingers:=4。%fir g e&:3umL=7t7lu sumW=420L0nr “用（1/一.rinqers.lI=400m finger把 1 IeT零上圖中下半部分是輸出驅動管，上半部分是 Floating N-well結構

8、，其工作原理是：當 PAD點輸入電壓超過 3.3+Vth時，M191和M192管子會反向導通，而 M193管子截止，此時節點F_Nwell就會跟隨PAD點的電壓變化，與此同時， M194管子也會導通，是 A節點的電 壓與PAD點的一樣，保證了輸出驅動管子 M188的截止；但 PAD電壓小于3.3v, N-well又 偏置在3.3v,所以該結構具有耐高壓的作用。2輸出電路：由于芯片內部的core voltage是1.8v輸出的電平是3.3v,故IO電路采用了一種差動級聯邏 輯（DCVSL）設計的結構作為電平轉換，其結構如下：pmdsJvpc.hJI prhosv 西同* 一 一rimcsJv1,

9、w= 10u,rnch3rrw=10unriias-3v-+00n尸4叫jnQer5:1 fFnerst 1具體的工作原理是：兩個輸入為兩個相反的輸入電平，當IN=1時，OUT_n被拉低，使得輸出三態控制:h-1rp-O5J=UBu1-ICah出L II 工lJ3R Hr.rlmoijv J 二1441I.nir*w3v-Iprr3w 1rmosSvI 二例：f ；打 E5 匚*Min4a,iH -51y f El弓riH-B02-333 1M48管子導通，把 Vout拉高，同時，M88和M49兩個管子都是截止的，這樣兩個輸入端就 會達到0 V （低電平）和3.3 V （高電平）。輸出三態控制

10、 OEN經過一個非門然后分別與 I進行與非和或非，最后驅動輸出管子達到三 態輸出的功能，原理圖的最后一部分是ESD保護，采用反偏的二極管和柵接地的MOS管進彳T ESD保護。上面是對IO電路各個模塊的分析，下面給出其功能仿真:上圖中的4個波形分別是：I、C、PAD、OEN。由圖中可以看出當 OEN有效時（OEN=0） , PAD點的波形隨I的變化而變化，此時 C的信 號也與PAD 一樣；而當 OEN無效時（OEN=1 ） , PAD點得波形不再隨I的變化而變化， 表現出高阻的狀態。Truth Table1NPU1PAD C001 1，0- 1OENIPAD00-01-10/1010/1110/

11、1z從仿真結果與PRB24SDGZ datasheet的真值表對比可知所提取的原理圖的功能是正確的。3 POC電路：POC是用來防止IO輸出不定態（當VD33上電而VDD還未上電時，IO可能輸出不定態, 這時POC為高電平，則可以使 IO輸出高阻）。POC的工作原理是：當 VDD未上電時，POC輸出高電平信號，控制IO 口電路，使其輸出 保持高阻狀態避免不定態的出現。其仿真結果如下：紅色-3.3 V 綠色-POC橘紅-1.8 V由仿真圖可以看出在 1.8 V電壓未供電時POC輸出是高電平，當1.8 V供電時，POC輸出是 低電平。PRB24SDGZ IO電路后仿結果：（圖中曲線分別為 Voen

12、 Vi Vpad Vc ）OEN低電平有效時：TT工藝角：0 6QrdpHiMioen芯片核心輸入 I 至U PAD 的延時為 Tdelay_max = 7.3436ns ; Tdelay_min=7.2034ns。PAD 的上升時間：T_rise_min=4.615ns T_rise_max=4.8167ns下降時間：T_fall_min=4.523ns T_fall_max=4.5845nsSS工藝角：50時3芯片核心輸入 I 到 PAD 的延時為 Tdelay_max = 8.2737ns; Tdelay_min=8.091ns。PAD 的上升時間：T_rise_min=5.1581ns

13、 T_rise_max=5.4275ns下降時間：T_fall_min=4.5317ns T_fall_max=4.5603nsFF工藝角：0 6口的加mMioen芯片核心輸入 I 到 PAD 的延時為 Tdelay_max = 6.4762ns； Tdelay_min=6.4488ns。PAD 的上升時間：T_rise_min=4.2995ns T_rise_max=4.3308ns下降時間：T_fall_min=4.5816ns T_fall_max=4.6021nsSF工藝角：芯片核心輸入 I 到 PAD 的延時為 Tdelay_max = 7.1599ns； Tdelay_min=7.

14、0748ns。PAD 的上升時間：T_rise_min=4.4384ns T_rise_max=4.7419ns下降時間：T_fall_min=4.8384ns T_fall_max=4.8806nsFS工藝角：0 6GrdpilfiMioen芯片核心輸入 I 至U PAD 的延時為 Tdelay_max = 7.5038ns ; Tdelay_min=7.3721ns。PAD 的上升時間：T_rise_min=4.8061ns T_rise_max=5.0495ns下降時間：Tfallmin=4.2686ns Tfallmax=4.2886ns三態輸出（OEN為高電平）由上圖可以看出輸出 P

15、AD不隨車入I變化，表現為三態。輸入狀態:正常3.3v輸入:Vpad Vc Voen Vi輸入 PAD 到輸出 C 的延時:Tdelay_max = 1.6142ns; Tdelay_min=1.4832ns。5v輸入:由上圖中Vpad Vc曲線可以看出在輸入達到5v時IO電路還是可以工作的。不同負載下輸出延時情況：（TT工藝角下）掃描電容值從 50pF到150pF延時在7.20349.608ns。三、對模擬乘法器進行分析：CMOS模擬乘法器的工作原理有三種：（1）基于MOS管在飽和區工作時的平方法則；（2）基于三極管在線性區工作時的電流電壓法則；（3）采用Gillbert單元實現的模擬乘法器

16、。主要對師兄論文中得基于MOS管在飽和區工作時的平方法則進行仿真分析：電流模式的乘法/除法器原理框圖:平方根電路Iy平方/除法電路. loutIout 沖I z由式錯誤！未找到引用源。 可以看出，Ix、Iy為電路的輸入電流，Iz保持為常數時，電路可 以實現一個電流模式乘法器，當 Iz為輸入電流，Ix、Iy任意一個為輸入電流，而另外一個 保持為常數時，可以得到一個電流模式除法器。因此，該電路在拓撲結構和元件參數保持不變的情況下，通過對輸入、輸出信號的選擇，可以實現模擬乘法器和除法器。圖1跨導線性環電路根據上述分析，要實現一個電流模式的乘法/除法器，必須設計一個電流模式的平方根電路和平方/除法電路

17、。根據圖 4.10所示的跨導線性環電路，可以得到：二 VGS =、 VGS cwccw當場效應管工作在飽和區，且忽略所有的2階效應時，場效應管的漏極電流可以表示為：-2Id =-(Vgs -VTh )則將錯誤！未找到引用源。代入錯誤！未找到引用源。，即：.”*H設場效應管 Ma、Mb、Mc、Md參數完全匹配并且忽略所有的2階效應，由錯誤！未找到引用源。式，可以得到圖 4.10中MOS的漏極電流關系：如果加入到線性環的電流 Iw為:_1Iw -2Ic (Ia Ib) 2則：即實現了一個電流模式的平方根電路。為了使Ic=Id及錯誤！未找到引用源。式成立，給跨導線性環中的MOS管加入直流偏置，整體的

18、平方根實現電路如下圖所示：腐M2M7M8MilM13Al210.5:1M5Hhr MIw嗚卜M14日卜M15 ：K1:0.5M3M18.MIb11M9 桃*IdIbM1911cla + I b2Ml6即貯HF*M20M12B圖2電流模式平方根電路上圖中，M4、M5的溝道寬度為其它 MOS管的一半，則Iw=0.5Ib , Id=0.5Ia。對圖中的節 點A列基爾霍夫電流方程，可以求出Ic=Id ;同樣對電路中節點 B列基爾霍夫電流方程，可知錯誤！未找到引用源。式成立。由此可知上圖的電路可以實現一個電流模式平方根運算電 路。從錯誤！未找到引用源。 式可知，如果Iw為輸入電流，Ia、Ib中任意一個為輸入電流，另 一個為輸出電流，則 錯誤！未找到引用源。也可以實現一個電流模式的平方/除法電路。只需要將圖2的電路稍加變動，就可以得到電流模式平方/除法電路。如圖 3所示，Iw、Ib為輸入信號，Ia為輸出信號。其輸出電流的表達式為：IbQiM1 .M4MM15M 17Tj5mE*M6MM8；I a