第四章觸發器 4 1概述4 2觸發器的電路結構與動作特點4 3觸發器的邏輯功能與及其描述方法 內容提要本章介紹構成數字系統的另一種基本邏輯單元 觸發器FF flip flop 首先介紹觸發器各種電路結構以及由于電路結構不同而帶來的不同動作特點 然后再從邏輯功能上對觸發器進行分類 并強調說明了觸發器的電路結構和邏輯功能的區別以及兩者的關系 最后扼要地介紹了不同邏輯功能觸發器之間實現邏輯功能轉換的簡單方法 4 1概述在各種復雜的數字電路中不但需要對二值信號進行算術運算和邏輯運算 還經常需要將這些信號和運算結果保存起來 為此 需要使用具有記憶功能的基本邏輯單元 能夠存儲1位二值信號的基本單元電路稱為觸發器 觸發器必須具備以下兩個基本特點 具有兩個能自行保持的穩定狀態 用來表示邏輯狀態的0和1 或二進制數的0和1 根據不同的輸入信號可以置成1或0狀態 觸發器的分類 根據電路結構的不同 可以把觸發器分為基本RS觸發器 同步RS觸發器 主從觸發器 維持阻塞觸發器 CMOS邊沿觸發器等 根據觸發器邏輯功能的不同可分為RS觸發器 JK觸發器 T觸發器 D觸發器等幾種類型 此外 根據存儲數據的原理不同 還把觸發器分成靜態觸發器和動態觸發器兩大類 靜態觸發器是靠電路狀態的自鎖存儲數據的 而動態觸發器是通過在MOS管柵極輸入電容上存儲電荷來存儲數據的 例如輸入電容上存有電荷0狀態 則沒有存電荷為1狀態 本章只介紹靜態觸發器 4 2觸發器的電路結構與動作特點4 2 1基本RS觸發器的電路結構與動作特點基本RS觸發器 又稱R S鎖存器 latch 是各種觸發器電路中結構形式最簡單的一種 同時 它又是許多復雜電路結構觸發器的一個組成部分 一 電路結構與工作原理 圖4 2 1用或非門組成的基本RS觸發器 a b 電路結構 c 圖形符號 圖4 2 2用與非門組成的基本RS觸發器 a 電路結構 b 圖形符號 將上述邏輯關系列成真值表 就得到表4 2 1 表4 2 2 因為觸發器新的狀態Qn 1 也叫做次態 不僅與輸入狀態有關 而且與觸發器原來的狀態Qn 也叫做初態 有關 所以把Qn也作為一個變量列入了真值表 并將Qn稱做狀態變量 把這種含有狀態變量的真值表叫做觸發器的特性表 或功能表 表4 2 2用與非門組成的基本RS觸發器的特性表 表4 2 1用或非門組成的基本RS觸發器的特性表 SD RD的1狀態同時消失后狀態不定 的0狀態同時消失后狀態不定 二 動作特點由圖4 2 1 b 和圖4 2 2 a 中可見 在基本RS觸發器中 輸入信號直接加在輸出門上 所以輸入信號在全部作用時間里 即SD或RD為1的全部時間 都能直接改變輸出端的狀態 這就是基本RS觸發器的動作特點 由于這個緣故 也把叫做直接置位端 把叫做直接復位端 并且把基本RS觸發器叫做直接置位 復位觸發器 見書上188頁 例4 2 1 在圖4 2 3 a 的基本RS觸發器電路中 已知的電壓波形如圖4 2 2 b 所示 試畫出對應的電壓波形 圖4 2 3例4 2 1的電路和電壓波形 a 電路結構 b 電壓波形圖 4 2 2同步RS觸發器的電路結構與動作特點在數字系統中 為協調各部分的動作 常常要求基本些觸發器于同一時刻動作 為此 必須引入同步倍 使這些觸發器只有在同步信號到達時才按輸入信號改變狀態 通常把這個同步信號叫做時鐘脈沖 或稱為時鐘信號 簡稱時鐘 用CP ClockPulse 表示 一 電路結構與工作原理實現時鐘控制的最簡單方式是采用圖4 2 4所示的同步RS觸發器結構 該電路由肉部分組成 由與非門G1 G2組成的基本RS觸發器和由與非門G3 G4組成的輸入控制電路 圖4 2 4同步RS觸發器 a 電路結構 b 圖形符號 1 當cp 0時 觸發器保持原狀態不變 2 當cp 1時 S R傳送到基本RS觸發器的輸入端 使輸出的狀態隨輸入狀態的變化而改變 由同步RSFF可以構成主從結構RSFF 表4 2 3同步RS觸發器的特性表 CP回到低電平后狀態不定 當S 0R 0時 使 相當于基本RSFF的兩個輸入端為無效輸入 觸發器保持不變 即Qn 1 Qn 當S 0R 1時 使 基本RS觸發器置0 即Q 0 當S 1R 0時 使 基本RS觸發器置1 即Q 1 當S 1R 1時 使 這時基本RSFF的兩個輸入端均為有效輸入 使輸出 破壞了輸出端互為反變量的穩定狀態 在使用同步RS觸發器的過程中 有時還需要在CP信號到來之前將觸發器預先置成指定的狀態 為此在實用的同步RS觸發器電路上還設置有專門的異步置位輸入端和異步復位端 如圖4 2 5所示 圖4 2 5帶異步置位 復位端的同步RS觸發器 a 電路結構 b 圖形符號 二 動作特點由于在CP 1的全部時間里S和R信號都能通過門G3和G4加到基本RS觸發器上 所以在CP 1的全部時間里S和R的變化都有將引起觸發器輸出端狀態的變化 這就是同步RS觸發器的動作特點 根據這一動作特點可以想像到 如果CP 1的期間內輸入信號多次發生變化 則觸發器的狀態也會發生多次翻轉 這就降低了電路的抗干擾能力 參見書上191頁 例4 2 2 已知同步RS觸發器的輸入信號波形如圖4 2 6所示 試畫出端的電壓波形 設觸發器的初始狀態為Q 0 圖4 2 6例4 2 2的電壓波形圖 為了適用于單端輸入信號的場合 在有些集成電路中也把同步RS觸發器作成圖4 2 7 a 的形式 通常把這種電路叫做D型鎖存器 或雙穩態鎖存器 圖中的D端為數據輸入端 CP 也有標作EN的 為控制端 當CP 1時輸出端狀態隨輸入端的狀態而改變 當CP 0時輸出狀態保持不變 圖4 2 7 b 是4位D型鎖存器7475中每個觸發器的邏輯圖 它的邏輯功能和圖4 2 7 a 電路完全同 圖4 2 7D型鎖存器電路 a 基本形式 b 7475采用的電路 4 2 3主從觸發器的電路結構與動作特點為了提高觸發器工作的可靠性 希望在每個CP周期里輸出端的狀態只能改變一次 為此 在同步RS觸發器的基礎上又設計出了主從結構觸發器 一 電路結構與工作原理主從結構RS觸發器 簡稱主從RS觸發器 由兩個同樣的同步RS觸發器組成 但它們的時鐘信號相位相反 如圖4 2 8所示 圖4 2 8主從結構RS觸發器 a 電路結構 b 圖形符號 表4 2 4主從RS觸發器的特性表圖形符號中的 表示 延遲輸出 即CP返回0以后輸出狀態才改變 因此輸出狀態的變化發生在CP信號的下降沿 CP回到低電平后輸出狀態不定 見書上193頁 例4 2 3 在圖4 2 8的主從RS觸發器電路中 若CP S和R的電壓波形如圖4 2 9所示 試求端的電壓波形 設觸發器的初始狀態為Q 0 圖4 2 9例4 2 3的電壓波形圖 為了使用方便 希望即使出現了S R 1 即S和R同時有效的情況 觸發器的次態也是確定的 因而需要進一步改進觸發器的電路結構 如果把主從RS觸發器的端作為一對附加的控制信號接回到輸入端 如圖4 2 10所示 就可以達到上述要求 并把電路稱為主從結構JK觸發器 簡稱主從JK觸發器 圖4 2 10主從JK觸發器 在有些集成電路觸發器產品中 輸入端J和K不止一個 在這種情況下J1和J2 K1和K2是與的邏輯關系 如圖4 2 11所示 圖4 2 11具有多輸入端的主從JK觸發器 表4 2 5主從JK觸發器的特性表見書上195頁 例4 2 4 已知CP J K的波形如圖2 2 12所示 試畫出對應的電壓波形 圖4 2 12例4 2 4的電壓波形圖 二 動作特點觸發器的翻轉分兩步動作 第一步 在CP 1期間主觸發器接收輸入端 S R或J K 信號 被置成相應的狀態 而從觸發器不動 第二步 CP下降沿到來時從觸發器按照主觸發器的狀態翻轉 所以端狀態的改變發生在CP時鐘脈沖的下降沿 因為主觸發器本身是一個同步RS觸發器 所以在CP 1的全部時間里輸入信號都將對主觸發器起控制作用 注 在CP 1的全部時間里主觸發器都可以接收輸入信號 而且 由于端接回到了輸入門上 所以在Qn 0時主觸發器只能接受置1輸入信號 在Qn 1時主觸發器只能接受置0信號 其結果就是在CP 1期間主觸發器只有可能翻轉一次 一但翻轉了就不會翻回原來的狀態 所以 只有在CP 1的全部時間里輸入狀態始終未變的條件下 用CP下降沿到達時輸入的狀態決定觸發器的次態才肯定是對的 否則 必須考慮CP 1期間輸入狀態的全部變化過程 才能確定CP下降沿到達時觸發器的次態 參見書上197頁 例4 2 5 在圖4 2 10的主從JK觸發器中 已知CP J K的電壓波形如圖4 2 13所示 試畫出與之對應的輸出廟電壓波形 設觸發器的初始狀態為Q 0 圖4 2 13例4 2 5的電壓波形圖 4 2 4邊沿觸發器的電路結構與動作特點為了提高觸發器的可靠性 增強抗干擾能力 希望觸發器的次態僅僅取決于CP信號下降沿 或上升沿 到達時該輸入信號的狀態 而在此之前和之后輸入狀態的變化對觸發器的次態沒有影響 目前已用于數字集成電路產品中的邊沿觸發器電路有利用CMOS傳輸門的邊沿觸發器 維持阻塞觸發器 利用門電路傳輸延遲時間的邊沿觸發器以及利用二極管進行電平配置的邊沿觸發器等幾種 一 利用CMOS傳輸門的邊沿觸發器 圖4 2 14利用CMOS傳輸門的邊沿觸發器 表4 2 6CMOS邊沿觸發器的特性表 圖4 2 15帶異步置位 復位端的CMOS邊沿觸發器 二 維持阻塞觸發器邊沿觸發器的另一種電路結構形式是維持阻塞結構 在TTL電路中這種電路結構形式用比較多 圖4 2 16維持阻塞結構的RS觸發器 圖4 2 17維持阻塞結構的D觸發器 圖4 2 18具有異步置位 復位端和多輸入端的維持阻塞D觸發器 三 利用傳輸延遲時間的邊沿觸發器另一種邊沿觸發器的電路結構如圖所示 它是利用門電路和傳輸延遲時間實現邊沿觸發的 圖4 2 19利用傳輸延遲時間的邊沿觸發器 表4 2 7圖4 2 19觸發器的特性表 圖4 2 20例4 2 6的電壓波形圖 4 3觸發器的邏輯功能的分類4 3 1觸發器按邏輯功能的分類從上一節可以看到 由于每一種觸發器電路的信號輸入方式 不同有單端輸入的 也有雙端輸入的 觸發器的狀態隨輸入信號翻轉的規則不同 所以它們的邏輯功能也不完全一樣 按照邏輯功能的不同特點 通常將時鐘控制的觸發器分為RS觸發器 JK觸發器 T觸發器和D觸發器等幾種類型 一 RS觸發器凡在時鐘信號作下邏輯功能符合表4 3 1特性表所規定的邏輯功能者 叫做RS觸發器 表4 3 1RS觸發器的特性表 如果把表4 3 1特性表所規定的邏輯關系寫成邏輯函數式 則得到利用約束條件將上式化簡 于是得出式 4 3 1 稱為RS觸發器的特性方程 圖4 3 1RS觸發器的狀態轉換圖 二 JK觸發器凡在時鐘信號作下邏輯功能符合表4 3 2特性表所規定的邏輯功能者 叫做JK觸發器 根據表可以寫出JK觸發器的特性方程 化簡后得到 表4 3 2RS觸發器的特性表 圖4 3 2JK觸發器的狀態轉換圖 三 T觸發器在某些應用場合下 需要這樣一種邏輯功能的觸發器 當控制信號T 1時每來一個CP信號它的狀態就翻轉一次 而當T 0時 CP信號到達后它的狀態保持不變 具備這種邏輯功能的觸發器叫做T觸發器 它的特性表如表4 3 3所示 從特性表寫出T觸發器的特性方程為事實上只要將JK觸發器的兩個輸入端連在一起作為T端 就可以構成T觸發器 當T觸發器的控制端接至固定的高電平時 即T恒等于1 則式 4 3 3 變為即每次CP信號作用后觸發器必然翻轉成與初態相反的狀態 有時也把這種接法的觸發器叫做T 觸發器 表4 3 3T觸發器的特性表 圖4 3 3T觸發器的狀態轉換圖和邏輯符號 四 D觸發器凡在時鐘信號作下邏輯功能符合表4 3 4特性表所規定的邏輯功能者 叫做D觸發器 從特性表寫出D觸發器的特性方程為 表4 3 4D觸發器的特性表 圖4 3 4D觸發器的狀態轉換圖 4 3 2觸發器的電路結構和邏輯功能的關系前者 已經從電路結構形式和邏輯功能這兩個不同的角度對觸發器作了分類介紹 需要強調指出 觸發器的邏輯功能和電路結構形式是兩個不同的概念 所謂邏輯功能 是指觸發器的次態和現態及輸入信號之間在穩態下的邏輯關系 這種邏輯關系可以用特性表 特性方程或狀態轉換圖給出 根據邏輯功能的不同特點 把觸發器分