電源完整性整理要點.doc_第1頁
電源完整性整理要點.doc_第2頁
電源完整性整理要點.doc_第3頁
電源完整性整理要點.doc_第4頁
電源完整性整理要點.doc_第5頁
免費預覽已結束，剩余13頁可下載查看

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

電源完整性分析-郝曉飛PI電源完整性（Power Integrity，簡稱PI）：當大量芯片內的電路輸出級同時動作時，會產生較大的瞬態電流，這時由于供電線路上的電阻電感的影響，電源線上和地線上電壓就會波動和變化 ，良好的電源分配網絡設計是電源完整性的保證。造成電源不穩定的根源主要在于兩個方面：一是器件高速開關狀態下，瞬態的交變電流過大；二是電流回路存在電感。 從表面形式上來看又可以分為三類：同步開關噪聲（SSN），有時被稱為i噪聲，地彈（Ground bounce）現象也可歸于此類；非理想電源阻抗影響；諧振及邊緣效應。電源完整性的作用是為系統所有的信號線提供完整的回流路徑。破壞電源完整性的主要因素只要有以下幾種：地彈噪聲太大，去耦電容設計不合理，回流影響嚴重，多電源、地平面的分割不當，地層設計不合理，電流分配不均勻，高頻的趨膚效應導致系統阻抗變化等等。正常情況下，電壓波動范圍不超過+/-5%。例如，一個10v的電源，允許的波動范圍為5%，最大瞬間電流為1A,那么最大電源阻抗為： 然而，目前電路設計的趨勢是電壓變小，瞬時電流變大，從上面的公式可以看到，最大的電源阻抗呈現下降的趨勢，這就更加要求我們在電源完整性設計的過程中減小電源阻抗。在設計電源阻抗的時候，我們不僅要計算直流阻抗（電阻），還要考慮高頻下的交流阻抗（主要是電感）。一般在時鐘的上升和下降沿，電源系統會產生瞬間的電流變化，用如下公式來表達受阻抗影響的電源電壓波動： 通過觀察公式，我們在設計過程中可以考慮通過如下措施達到降低電源的電阻和電感： 使用電阻率低的材料，比如銅； 用較厚、較粗的電源線，并盡可能減少長度； 降低接觸電阻； 減小電源內阻； 電源盡量靠近GND； 合理使用去耦電容。電源完整性設計：1、使用電源平面代替電源線，降低供電線路上的電感和電阻；2、電源平面和地平面相鄰，電源和地緊密耦合；3、放置旁路電容，1F10F 電容放置在電路板的電源輸入上，而0.01F 0.1F 電容則放置在電路板的每個有源器件的電源引腳

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論