邏輯門電路課件第一頁(yè)，共四十八頁(yè)，編輯于2023年，星期五門電路(GateCircuit)用以實(shí)現(xiàn)基本邏輯關(guān)系和常用復(fù)合邏輯關(guān)系的電子電路是構(gòu)成數(shù)字電路的基本單元之一

TTL即Transistor-TransistorLogic

CMOS即ComplementaryMetal-Oxide-Semiconductor常用門電路類型

按功能特點(diǎn)不同分普通門(推拉式輸出)CMOS傳輸門輸出開(kāi)路門三態(tài)門輸入端和輸出端都用雙極型三極管的邏輯門電路以互補(bǔ)對(duì)稱單極性MOS管構(gòu)成的邏輯門電路與門

或門

非門

基本邏輯門異或門

與非門

或非門

與或非門

組合邏輯門

邏輯功能不同：電路結(jié)構(gòu)不同：TTL

集成門電路

CMOS

集成門電路第二頁(yè)，共四十八頁(yè)，編輯于2023年，星期五內(nèi)容概述雙極型集成邏輯門MOS集成邏輯門集成邏輯門按器件類型分按集成度分SSI：＜100個(gè)等效門MSI：＜103個(gè)等效門LSI：＜104個(gè)等效門VLSI：＞104個(gè)以上等效門本章內(nèi)容：集成邏輯門的基本結(jié)構(gòu)、工作原理；集成邏輯門的外部特性、參數(shù)及其接口電路。TTL、ECLI2L、HTLPMOSNMOSCMOS第三頁(yè)，共四十八頁(yè)，編輯于2023年，星期五TTL集成門電路的封裝內(nèi)部邏輯構(gòu)造（74LS00）第四頁(yè)，共四十八頁(yè)，編輯于2023年，星期五我國(guó)集成電路型號(hào)命名法

第五頁(yè)，共四十八頁(yè)，編輯于2023年，星期五第1部分第2部分第3部分第4部分第5部分前綴

產(chǎn)品系列器件類型器件功能器件封裝形式、溫度范圍符號(hào)意義符號(hào)意義符號(hào)意義符號(hào)意義54軍用電路-55－+125oC標(biāo)準(zhǔn)電路阿拉伯?dāng)?shù)字器件功能W陶瓷扁平H高速電路B塑封扁平代表制造廠商S肖特基電路F全密封扁平74民用通用電路LS低功耗肖特基電路D陶瓷雙列直插ALS先進(jìn)低功耗肖特基電路P塑封雙列直插AS先進(jìn)肖特基電路

TTL74系列數(shù)字集成電路型號(hào)的組成及符號(hào)的意義

第六頁(yè)，共四十八頁(yè)，編輯于2023年，星期五

CT74LS00P(1)(2)(3)(4)(5)

封裝形式P：塑料雙列直插封裝

器件種類：四2輸入與非門器件系列：低功耗肖特基74TTL電路系列

產(chǎn)品系列74系列

制造廠商CT：國(guó)產(chǎn)TTL電路

CT74LS00P為國(guó)產(chǎn)的（采用塑料雙列直插封裝）TTL四2輸入與非門。舉例說(shuō)明：

封裝形式J：陶瓷雙列直插封裝

器件種類：4位并行移位寄存器器件系列：肖特基74TTL電路系列

產(chǎn)品系列

74系列

制造廠商SN：美國(guó)TEXAS公司制造

SN74S195J(1)(2)(3)(4)(5)SN74S195J為美國(guó)TEXAS公司制造的采用陶瓷雙列直插封裝的4位并行移位寄存器第七頁(yè)，共四十八頁(yè)，編輯于2023年，星期五第1部分第2部分第3部分第4部分型號(hào)前綴的意義器件系列器件種類工作溫度范圍、封裝形式代表制造廠商符號(hào)意義符號(hào)意義符號(hào)意義CD美國(guó)無(wú)線電公司產(chǎn)品4045產(chǎn)品系列號(hào)阿拉伯?dāng)?shù)字器件功能C0℃~70℃CC中國(guó)制造E-40℃~85℃TC日本東芝公司產(chǎn)品R-55℃~85℃MC1摩托羅拉公司產(chǎn)品M-55℃~125℃

4000系列CMOS器件型號(hào)的組成及符號(hào)意義

CMOS和TTL門電路比較第八頁(yè)，共四十八頁(yè)，編輯于2023年，星期五CMOS門電路得各種系列的性能比較第九頁(yè)，共四十八頁(yè)，編輯于2023年，星期五TTL門電路得各種系列的性能比較第十頁(yè)，共四十八頁(yè)，編輯于2023年，星期五高電平和低電平的含義

在數(shù)字電路中，高、低電平是某一規(guī)定范圍的電壓值

高電平信號(hào)是多大的信號(hào)？低電平信號(hào)又是多大的信號(hào)？10高電平低電平01高電平低電平正邏輯體制負(fù)邏輯體制第十一頁(yè)，共四十八頁(yè)，編輯于2023年，星期五非門(反相器)的電路模型

簡(jiǎn)單反相器電路及等效模型TTL反相器電路模型反相器邏輯符號(hào)第十二頁(yè)，共四十八頁(yè)，編輯于2023年，星期五由基本的與、或、非邏輯組成的其它類型邏輯門電路，其邏輯符號(hào)有國(guó)際標(biāo)準(zhǔn)和國(guó)標(biāo)兩種其它類型門電路與、或非門等效模型第十三頁(yè)，共四十八頁(yè)，編輯于2023年，星期五門電路結(jié)構(gòu)和使用門電路輸入級(jí)

TTL門電路結(jié)構(gòu)一般有輸入級(jí)、中間級(jí)和輸出級(jí)。

輸入級(jí)是一個(gè)單或多發(fā)射極三極管，起到邏輯電平

轉(zhuǎn)換作用。第十四頁(yè)，共四十八頁(yè)，編輯于2023年，星期五

TTL門電路中間級(jí)只作為輸入/輸出級(jí)電平的轉(zhuǎn)換集電極開(kāi)路門推挽輸出推挽三態(tài)輸出輸出級(jí)是驅(qū)動(dòng)負(fù)載的關(guān)鍵，輸出極的形式：第十五頁(yè)，共四十八頁(yè)，編輯于2023年，星期五TTL與非門電路組成輸出級(jí)由D3、T4、T5和電阻R4組成。T4與T5組成推拉式輸出結(jié)構(gòu)，具有較強(qiáng)的負(fù)載能力。輸入級(jí)由多發(fā)射極晶體管T1、二極管D1、D2和電阻R1組成。實(shí)現(xiàn)輸入變量A、B的與運(yùn)算。中間級(jí)由T2、R2和R3組成。T2的集電極C2和發(fā)射極E2分別提供兩個(gè)相位相反的電壓信號(hào)。第十六頁(yè)，共四十八頁(yè)，編輯于2023年，星期五TTL與非門工作原理輸入端至少有一個(gè)（設(shè)A端）接低電平：0.3V3.6V1V3.6VT1管:A端發(fā)射結(jié)導(dǎo)通，UB1=UA+UBE1=1V，其它發(fā)射結(jié)反偏截止。（5-0.7-0.7）V=3.6V因?yàn)閁B1=1V,所以T2、T5截止,UC2≈Ucc=5V。T4：工作在放大狀態(tài)5V電路輸出高電平：第十七頁(yè)，共四十八頁(yè)，編輯于2023年，星期五輸入端全接高電平：3.6V2.1V0.3VT1:UB1=UBC1+UBE2+UBE5=0.7V×3=2.1V電路輸出低電平：UOL=0.3V3.6VT1：發(fā)射結(jié)反偏，集電極正偏，工作在倒置放大狀態(tài)且T2、T5導(dǎo)通。T2：工作在飽和狀態(tài)T4：UC2=UCES2+UBE5≈1V，T4截止。T5：處于深飽和狀態(tài)TTL與非門工作原理第十八頁(yè)，共四十八頁(yè)，編輯于2023年，星期五輸入端全接高電平，輸出為低電平。輸入端至少有一個(gè)接低電平時(shí)，輸出為高電平。由此可見(jiàn)，電路的輸出與輸入之間滿足與非邏輯關(guān)系：TTL與非門工作原理T1：倒置放大狀態(tài)T2：飽和狀態(tài)T4：截止?fàn)顟B(tài)T5：深度飽和狀態(tài)T1：深度飽和狀態(tài)T2：截止?fàn)顟B(tài)T4：放大狀態(tài)T5：截止?fàn)顟B(tài)第十九頁(yè)，共四十八頁(yè)，編輯于2023年，星期五TTL與非門工作速度存在的問(wèn)題：一是與非門內(nèi)部晶體管工作在飽和狀態(tài)對(duì)電路開(kāi)關(guān)速度產(chǎn)生影響，二是與非門輸出端接容性負(fù)載時(shí)對(duì)工作速度產(chǎn)生影響。采取的措施：1.采用多發(fā)射極晶體管T1，加速T2管脫離飽和狀態(tài)。

2.T4和T5同時(shí)導(dǎo)通，加速T5管脫離飽和狀態(tài)。

3.降低與非門的輸出電阻，減小對(duì)負(fù)載電容的充電時(shí)間。

第二十頁(yè)，共四十八頁(yè)，編輯于2023年，星期五TTL與非門的外特性及主要參數(shù)外特性：指的是電路在外部表現(xiàn)出來(lái)的各種特性。掌握器件的外特性及其主要參數(shù)是用戶正確使用、維護(hù)和設(shè)計(jì)電路的重要依據(jù)。介紹手冊(cè)中常見(jiàn)的特性曲線及其主要參數(shù)。

第二十一頁(yè)，共四十八頁(yè)，編輯于2023年，星期五TTL與非門的外特性及主要參數(shù)（一）電壓傳輸特性TTL與非門輸入電壓UI與輸出電壓UO之間的關(guān)系曲線，即UO=f（UI）。截止區(qū)：當(dāng)UI≤0.6V，Ub1≤1.3V時(shí)，T2、T5截止，輸出高電平UOH=3.6V。線性區(qū)：當(dāng)0.6V≤UI≤1.3V，0.7V≤Ub2＜1.4V時(shí)，T2導(dǎo)通，T5仍截止，UC2隨Ub2升高而下降，經(jīng)T4射隨器使UO下降。轉(zhuǎn)折區(qū)：當(dāng)UI≥1.3V時(shí)，輸入電壓略微升高，輸出電壓急劇下降，因?yàn)門2、T4、T5均處于放大狀態(tài)。飽和區(qū)：UI繼續(xù)升高，T1進(jìn)入倒置工作狀態(tài)Ub1=2.1V，此時(shí)T2、T5飽和，T4截止，輸出低電平UOL=0.3V，且UO不隨UI的增大而變化。

第二十二頁(yè)，共四十八頁(yè)，編輯于2023年，星期五ABCDETTL與非門的外特性及主要參數(shù)根據(jù)電壓傳輸特性，可以求出TTL與非門幾個(gè)重要參數(shù)：輸出高電平UOH和輸出低電平UOL

、閾值電壓UTH、開(kāi)門電平UON和關(guān)門電平UOFF、噪聲容限等。1.輸出高電平UOH和輸出低電平UOL

：AB段所對(duì)應(yīng)的輸出電壓為UOH。DE段所對(duì)應(yīng)的輸出電壓為UOL。一般要求UOH≥3V，UOL＜0.4V。3.開(kāi)門電平UON：開(kāi)門電平UON也稱輸入高電平電壓UIH，指的是輸出電平UO=0.3V時(shí)，允許輸入高電平的最小值。UON典型值為1.4V，一般產(chǎn)品要求UON≤1.8V。4.關(guān)門電平UOFF：關(guān)門電平UOFF也稱輸入低電平電壓UIL，指的是在保證輸出電壓為額定高電平UOH的90%時(shí)，允許輸入低電平的最大值。一般產(chǎn)品要求UOFF≥0.8V。2.閾值電壓UTH：CD段中點(diǎn)所對(duì)應(yīng)的輸入電壓稱為閾值電壓UTH，也稱門檻電壓。UTH=1.3～1.4V。第二十三頁(yè)，共四十八頁(yè)，編輯于2023年，星期五低電平噪聲容限U

NL：高電平噪聲容限U

NH：5.噪聲容限TTL與非門的外特性及主要參數(shù)噪聲容限表示門電路抗干擾能力的參數(shù)。第二十四頁(yè)，共四十八頁(yè)，編輯于2023年，星期五（二）輸入特性輸入電流與輸入電壓之間的關(guān)系曲線，即II=f（UI）。1.輸入短路電流IIS（輸入低電平電流IIL）當(dāng)UIL=0V時(shí)由輸入端流出的電流。2.輸入漏電流IIH（輸入高電平電流）指一個(gè)輸入端接高電平，其余輸入端接低電平，流入該輸入端的電流，約10μA左右。TTL與非門的外特性及主要參數(shù)假定輸入電流II流入T1發(fā)射極時(shí)方向?yàn)檎粗疄樨?fù)。前級(jí)驅(qū)動(dòng)門導(dǎo)通時(shí)，IIS將灌入前級(jí)門，稱為灌電流負(fù)載。前級(jí)驅(qū)動(dòng)門截止時(shí)，IIH從前級(jí)門流出，稱為拉電流負(fù)載。第二十五頁(yè)，共四十八頁(yè)，編輯于2023年，星期五TTL與非門的外特性及主要參數(shù)（三）輸入負(fù)載特性UI在一定范圍內(nèi)會(huì)隨著Ri的增加而升高，形成Ui=f（Ri）變化曲線，稱為輸入負(fù)載特性。若要使與非門穩(wěn)定在截止?fàn)顟B(tài)，輸出高電平，應(yīng)選擇Ri＜ROFF。若要保證與非門可靠導(dǎo)通，輸出低電平，應(yīng)選擇Ri≥RON。第二十六頁(yè)，共四十八頁(yè)，編輯于2023年，星期五TTL與非門的外特性及主要參數(shù)（四）功耗功耗有靜態(tài)功耗和動(dòng)態(tài)功耗之分。動(dòng)態(tài)功耗指的是電路發(fā)生轉(zhuǎn)換時(shí)的功耗。靜態(tài)功耗指的是電路沒(méi)有發(fā)生轉(zhuǎn)換時(shí)的功耗。靜態(tài)功耗有空載導(dǎo)通功耗PON和空載截止功耗POFF兩個(gè)參數(shù)。1.空載導(dǎo)通功耗PON指的是輸出端開(kāi)路、輸入端全部懸空、與非門導(dǎo)通時(shí)的功耗。標(biāo)準(zhǔn)TTL芯片PON≤50mW。2.空載截止功耗POFF指的是輸出端開(kāi)路、輸入端接地、與非門截止時(shí)的功耗。標(biāo)準(zhǔn)TTL芯片POFF≤25mW。第二十七頁(yè)，共四十八頁(yè)，編輯于2023年，星期五1.扇入系數(shù)NI是指合格輸入端的個(gè)數(shù)。2.扇出系數(shù)NO表示門電路帶負(fù)載能力的大小，NO表示可驅(qū)動(dòng)同類門的個(gè)數(shù)。NO分為兩種情況，一是灌電流負(fù)載NOL，二是拉電流負(fù)載NOH。NO=min（NOL，NOH）。IOLmax為驅(qū)動(dòng)門的最大允許灌電流，IIL是一個(gè)負(fù)載門灌入本級(jí)的電流。IOHmax為驅(qū)動(dòng)門的最大允許拉電流，IIH是負(fù)載門高電平輸入電流。（五）扇入系數(shù)NI和扇出系數(shù)NOTTL與非門的外特性及主要參數(shù)第二十八頁(yè)，共四十八頁(yè)，編輯于2023年，星期五（六）平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間tpd：TTL與非門的外特性及主要參數(shù)平均傳輸延遲時(shí)間是表示門電路開(kāi)關(guān)速度的參數(shù)，它是指門電路在輸入脈沖波形的作用下，輸出波形相對(duì)于輸入波形延遲了多少時(shí)間。

導(dǎo)通延遲時(shí)間tPHL：輸入波形上升沿的50%幅值處到輸出波形下降沿50%幅值處所需要的時(shí)間。截止延遲時(shí)間tPLH：從輸入波形下降沿50%幅值處到輸出波形上升沿50%幅值處所需要的時(shí)間。通常tPLH＞tPHL，tpd越小，電路的開(kāi)關(guān)速度越高。一般tpd=10ns～40ns。第二十九頁(yè)，共四十八頁(yè)，編輯于2023年，星期五其它類型TTL門電路

集電極開(kāi)路門（OC門）

三態(tài)輸出邏輯門（TSL門）

或非門、與或非門和異或門

第三十頁(yè)，共四十八頁(yè)，編輯于2023年，星期五集電極開(kāi)路門（OC門）10普通TTL門輸出端并聯(lián)出現(xiàn)的問(wèn)題兩個(gè)TTL與非門輸出端直接并聯(lián)，設(shè)門1輸出高電平、門2輸出低電平，則產(chǎn)生一個(gè)大電流。門1輸出高電平，T4導(dǎo)通、T5截止。門2輸出低電平，T5導(dǎo)通。1.抬高門2輸出低電平；2.會(huì)因功耗過(guò)大損壞門電路。注：普通TTL輸出端不能直接并聯(lián)使用。UCC→門1的R5、T4→門2的T5→產(chǎn)生一個(gè)大電流。第三十一頁(yè)，共四十八頁(yè)，編輯于2023年，星期五（一）OC門的電路結(jié)構(gòu)當(dāng)輸入端全為高電平時(shí)，T2、T5導(dǎo)通，輸出F為低電平；輸入端有一個(gè)為低電平時(shí)，T2、T5截止，輸出F高電平接近電源電壓UC。OC門實(shí)現(xiàn)與非邏輯功能。集電極開(kāi)路門（OC門）輸出低電平0.3V高電平為UC（5~30V）ABF邏輯符號(hào)：RLUC集電極開(kāi)路與非門（OC門）第三十二頁(yè)，共四十八頁(yè)，編輯于2023年，星期五（二）OC門實(shí)現(xiàn)線與邏輯負(fù)載電阻RL的選擇集電極開(kāi)路門（OC門）相當(dāng)于與邏輯FRLUC等效邏輯符號(hào)第三十三頁(yè)，共四十八頁(yè)，編輯于2023年，星期五（三）OC門應(yīng)用--電平轉(zhuǎn)換器OC門需外接電阻，所以電源UCC可以選5V～30V。OC門作為TTL電路可以和其它不同類型、不同電平的邏輯電路進(jìn)行連接。集電極開(kāi)路門（OC門）當(dāng)UDD=UCC時(shí)，如CMOS電源電壓UDD=5V，一般TTL門可以直接驅(qū)動(dòng)CMOS門。TTL電路驅(qū)動(dòng)CMOS電路圖當(dāng)UDD≠UCC時(shí)，如CMOS的UDD=5V～18V，特別是UDD>UCC時(shí)，可以選用TTL的OC門電路實(shí)現(xiàn)電平變換。第三十四頁(yè)，共四十八頁(yè)，編輯于2023年，星期五（三）OC門應(yīng)用--驅(qū)動(dòng)感性器件在數(shù)字設(shè)備中，常會(huì)碰到用門電路驅(qū)動(dòng)大電流的情況，例如驅(qū)動(dòng)感性器件，利用OC門可以實(shí)現(xiàn)大電流的驅(qū)動(dòng)。合理選擇UC，使驅(qū)動(dòng)電流小于OC門中T5所能承受的最大值。

集電極開(kāi)路門（OC門）驅(qū)動(dòng)干簧繼電器的電路連接驅(qū)動(dòng)脈沖變壓器的電路連接第三十五頁(yè)，共四十八頁(yè)，編輯于2023年，星期五三態(tài)輸出邏輯門（TSL門）（一）三態(tài)門工作原理當(dāng)E=0時(shí)，T4截止，C端輸出高電平，D2截止，則右側(cè)電路執(zhí)行正常與非功能F=AB。101V1V輸出F端處于高阻狀態(tài)記為Z。Z當(dāng)E=1時(shí)，TSL門輸出具有高、低電平狀態(tài)外，還有第三種輸出狀態(tài)—

高阻狀態(tài)，又稱禁止態(tài)或失效態(tài)。非門是三態(tài)門的狀態(tài)控制部分六管TTL與非門T6、T7、T9、T10均截止增加部分E使能端第三十六頁(yè)，共四十八頁(yè)，編輯于2023年，星期五使能端的兩種控制方式低電平使能高電平使能三態(tài)門的邏輯符號(hào)ABFEFABE三態(tài)輸出邏輯門（TSL門）第三十七頁(yè)，共四十八頁(yè)，編輯于2023年，星期五1.實(shí)現(xiàn)總線結(jié)構(gòu)任何時(shí)刻只能有一個(gè)控制端有效，即只有一個(gè)門處于數(shù)據(jù)傳輸，其它門處于禁止?fàn)顟B(tài)。2.實(shí)現(xiàn)雙向數(shù)據(jù)傳輸當(dāng)E=0時(shí)，門1工作，門2禁止，數(shù)據(jù)從A送到B；

當(dāng)E=1時(shí)，門1禁止，門2工作，數(shù)據(jù)從B送到A。三態(tài)輸出邏輯門（TSL門）（二）三態(tài)門的應(yīng)用總線01第三十八頁(yè)，共四十八頁(yè)，編輯于2023年，星期五第七節(jié)邏輯門的接口電路

TTL門驅(qū)動(dòng)CMOS門

系統(tǒng)設(shè)計(jì)的需要，將從速度、復(fù)雜性和功能等方面選擇合適的系列芯片，或者從幾種系列中選擇性能最佳的芯片，組裝起來(lái)。在不同邏輯器件混合使用的系統(tǒng)中，常常碰到不同系列邏輯芯片的接口問(wèn)題。

CMOS門驅(qū)動(dòng)TTL門

門電路帶負(fù)載的接口電路

第三十九頁(yè)，共四十八頁(yè)，編輯于2023年，星期五有兩個(gè)方面的接口問(wèn)題需要考慮。1.驅(qū)動(dòng)門為負(fù)載門提供足夠大的灌電流和拉電流。驅(qū)動(dòng)門與負(fù)載門電流之間的驅(qū)動(dòng)應(yīng)滿足：IOH(max)≥nIIH(max)，IOL(max)≥mIIL(max)（n和m是負(fù)載電流的個(gè)數(shù)）2.驅(qū)動(dòng)門的輸出電壓應(yīng)在負(fù)載門所要求的輸入電壓范圍內(nèi)。驅(qū)動(dòng)門與負(fù)載門之間的邏輯電平應(yīng)滿足：UOH(min)≥UIH(min)，UOL(max)≤UIL(max)。第七節(jié)邏輯門的接口電路

第四十頁(yè)，共四十八頁(yè)，編輯于2023年，星期五TTL門驅(qū)動(dòng)CMOS門

TTL采用74LS系列，CMOS采用74HC系列，且電源電壓相同都為5V。只有一個(gè)條件不滿足，TTL門電路輸出高電平2.7V，CMOS電路的輸入高電平要求高于3.5V。

1.電源電壓相同接一上拉電阻Rx，使TTL門電路的輸出高電平升高至電源電壓，以實(shí)現(xiàn)與74HC電路的兼容。

第四十一頁(yè)，共四十八頁(yè)，編輯于2023年，星期五TTL門驅(qū)動(dòng)CMOS門CMOS電源UDD高于TTL電源UCC2.電源電壓不同方案一：選用具有電平偏移功能的CMOS電路，該電路有兩個(gè)電源輸入端：UCC=5V、UDD=10V時(shí)，輸入接收TTL電平1.5V/3.5V，輸出CMOS電平9V/1V，滿足CMOS電路對(duì)輸入電壓的要求。

方案二：采用TTL的OC門，將OC門T5管的外接電阻RL直接與CMOS電源UDD連接。74HC109第四十二頁(yè)，共四十八頁(yè)，編輯于2023年，星期五CMOS門驅(qū)動(dòng)TTL門

4000系列CMOS電路驅(qū)動(dòng)74系列TTL電路：CMOS門的驅(qū)動(dòng)能力不滿足TTL門的要求。為解決這個(gè)問(wèn)題，有多種方法。

4000系列CMOS電路驅(qū)動(dòng)74LS系列TTL電路：驅(qū)動(dòng)一個(gè)TTL門時(shí)，可以直接相連。如果驅(qū)動(dòng)門數(shù)增加，需要提高CMOS的驅(qū)動(dòng)能力。

74HC系列、74HCT系列CMOS電路驅(qū)動(dòng)TTL電路：無(wú)論負(fù)載門是74系列還是74LS系列，都可以直接相連，應(yīng)計(jì)算驅(qū)動(dòng)門的個(gè)數(shù)。