1、POWERPCB內層分割實例（文中圖形可以擴大觀看）一設置好內層屬屬性整個內層如果為為同一網絡請請選擇CAMM PLANNE，只能選選擇一個網絡絡名。要分成幾個網絡絡則選擇SPPLIT/MMIXE（分割），可可選擇多個網網絡名。二、單擊右側的的ASSIGGN增加分割割網絡名完成后按OK。三、再按OK退退出層設置對對話框。四、按CTRLL+ALT+N設置網絡絡顏色五、再放置分割割區域（注意意，一個分割割網絡區域不不能包含或包包含于另一個個分割網絡）六、完成后如下下圖七、侵害灌水按TOOLS菜菜單，選擇PPOUR MANAGGER.按關閉鈕確認，并退出對話話框即可。是不是大功告成成？POWER P

2、PCB的圖層層設置及內層層分割方法 看過過上面的結構構圖以后應該該對POWEER的圖層結結構已經很清清楚了，確定定了要使用什什么樣的圖層層來完成設計計，下一步就就是添加電氣氣圖層的操作作了。下面以以一塊四層板板為例： 首先新新建一個設計計，導入網表表，完成基本本的布局，然然后新增圖層層SETUPP-LAYEER DEFFINITIION,在EELECTRRICAL LAYERR區，點擊MMODIFYY,在彈出的的窗口中輸入入4，OK，OOK。此時在在TOP與BBOT中間已已經有了兩個個新電氣圖層層，分別給這這兩個圖層命命名，并設置置圖層類型。 把INNER LAYER2命名為GND，并設定為C

3、AM PLANE，然后點擊右邊的ASSIGN分配網絡，因為這層是負片的整張銅皮，所以分配一個GND就可以，千萬不要分多了網絡！ 把INNER LAYER3命名為POWER，并設定為SPLIT/MIXED（因為有多組電源，所以要用到內層分割），點擊ASSIGN，把需要走在內層的電源網絡分配到右邊的ASSOCIATED窗口下（假設分配三個電源網絡）。 下一步進行布線，把外層除了電源地以外的線路全部走完。電源地的網絡則直接打孔即可自動連接到內層（小技巧，先暫時把POWER層的類型定義為CAM PLANE，這樣凡是分配到內層的電源網絡且打了過孔的線路系統都會認為已經連接，而自動取消鼠線）。待所有布線都

4、完成以后即可進行內層分割。 第一步是給網絡上色，以利于區分各個接點位置，按快捷鍵CTRL+SHIFT+N，指定網絡顏色（過程略）。 然后把POWER層的圖層屬性改回SPLIT/MIXED，再點擊DRAFTING-PLACE AREA，下一步即可繪制第一個電源網絡的鋪銅。 1號網絡（黃色）：第一個網絡要鋪滿整個板面，然后指定為連接面積最大，數量最多的那個網絡名稱。 2號網絡（綠色）：下面進行第二個網絡，注意因為這一網絡位于整個板子的中部，所以我們要在已經鋪好的大銅面上切出一塊來作為新的網絡。還是點擊PLACE AREA，然后按照顏色指示繪制切割區域，當雙擊鼠標完成切割的時候，系統會自動出現當前所

5、切割網絡（1）與當前網絡（2）的的區域隔離線（由于是用正片鋪銅的方式做切割，所以不能象負片做切割那樣用一條正性線來完成大銅面的分割）。同時分配該網絡名稱。 3號網絡（紅色）：下面第三個網絡，由于此網絡較靠近板邊，所以我們還可以用另外一個命令來做。點擊DRAFTING-AUTO PLANE SEPARATE，然后從板邊開始畫起，把需要的接點包圍以后再回到板邊，雙擊鼠標即可完成。同時也會自動出現隔離帶，并彈出一個網絡分配窗口，注意此窗口需要連續分配兩個網絡，一個是你剛剛切割出來的網絡，一個是剩余區域的網絡（會有高亮顯示）。 至此已基本完成整個布線工作，最后用POUR MANAGER-PLANE C

6、ONNECT進行灌銅，即可出現效果。看到很多網友提提出的關于PPOWER PCB內層層正負片設置置和內電層分分割以及鋪銅銅方面的問題題。今天抽空空把這些東西西聯系在一起起集中說明一一下。時間倉倉促，如有錯錯誤疏漏指出出還請多加指指正！一、POWERR PCB的的圖層與PRROTEL的的異同 我們做設設計的有很多多都不止用一一個軟件，由由于PROTTEL上手容容易的特點，很很多朋友都是是先學的PRROTEL后后學的POWWER，當然然也有很多是是直接學習的的 POWEER，還有的的是兩個軟件件一起用。由由于這兩個軟軟件在圖層設設置方面有些些差異，初學學者很容易發發生混淆，所所以先把它們們放在一起

7、比比較一下。直直接學習POOWER 的的也可以看看看，以便有一一個參照。首先看看內層的的分類結構圖圖軟件名 屬屬性 層名 用途 PRROTEL: 正片 MMIDLAYYER 純線線路層 MIDDLAYERR 混合電氣氣層（包含線線路，大銅皮皮） 負負片 INTTERNALL 純負片 （無分割，如如GND） IINTERNNAL 帶內內層分割（最最常見的多電電源情況） POWERR : 正片片 NO PPLANE 純線路層 NNO PLAANE 混合合電氣層（用用鋪銅的方法法 COPPPER POOUR） SPPLIT/MMIXED 混合電氣層層（內層分割割層法 PLLACE AAREA） 負片

8、 CAM PPLANE 純負片 （無無分割，如GGND）從上圖可以看出出，POWEER與PROOTEL的電電氣圖層都可可分為正負片片兩種屬性，但但是這兩種圖圖層屬性中包包含的圖層類類型卻不相同同。PROTEL只只有兩種圖層層類型，分別別對應正負片片屬性。而PPOWER則則不同，POOWER中的的正片分為兩兩種類型，NNO PLAANE和SPPLIT/MMIXED PROTEL中中的負片可以以使用內電層層分割，而PPOWER的的負片只能是是純負片（不不能應用內電電層分割，這這一點不如PPROTELL）。內層分分割必須使用用正片來做。用用SPLITT/MIXEED層,也可可用普通的正正片(NO P

9、LANEE)鋪銅。 也就是說，在PPOWER PCB中，不不管用于電源源的內層分割割還是混合電電氣層，都要要用正片來做做，而普通的的正片（NOO PLANNE)與專用用混合電氣層層（SPLIIT/MIXXED）的唯唯一區別就是是鋪銅的方式式不一樣！負負片只能是單單一的負片。（用用2D LIINE分割負負片的方法，由由于沒有網絡絡連接和設計計規則的約束束，容易出錯錯，不推薦使使用）這兩點是它們在在圖層設置與與內層分割方方面的主要區區別。二、SPLITT/MIXEED層的內層層分割與NOO PLANNE層的鋪銅銅之間的區別別SPLIT/MMIXED:必須使用內內層分割命令令（PLACCE AREE

10、A)，可自自動移除內層層獨立焊盤，可可走線，可以以方便的在大大片銅皮上進進行其他網絡絡的分割，內內層分割的智智能化較高。 NO PLANNEC層：必必須使用鋪銅銅的命令(CCOPPERR POURR)，用法同同外層線路，不不會自動移除除獨立焊盤，可可走線，不可可以在大塊銅銅皮上進行其其他網絡的分分割。也就是是說不能出現現大塊銅皮包包圍小塊銅皮皮的現象。 三、POWERR PCB的的圖層設置及及內層分割方方法 看看過上面的結結構圖以后應應該對POWWER的圖層層結構已經很很清楚了，確確定了要使用用什么樣的圖圖層來完成設設計，下一步步就是添加電電氣圖層的操操作了。 下面以以一塊四層板板為例： 首先

11、新新建一個設計計，導入網表表，完成基本本的布局，然然后新增圖層層SETUPP-LAYEER DEFFINITIION,在EELECTRRICAL LAYERR區，點擊MMODIFYY,在彈出的的窗口中輸入入4，OK，OOK。此時在在TOP與BBOT中間已已經有了兩個個新電氣圖層層，分別給這這兩個圖層命命名，并設置置圖層類型。 把INNER LAYER2命名為GND，并設定為CAM PLANE，然后點擊右邊的ASSIGN分配網絡，因為這層是負片的整張銅皮，所以分配一個GND就可以，千萬不要分多了網絡！ 把INNER LAYER3命名為POWER，并設定為SPLIT/MIXED（因為有多組電源，所

12、以要用到內層分割），點擊ASSIGN，把需要走在內層的電源網絡分配到右邊的ASSOCIATED窗口下（假設分配三個電源網絡）。 下一步進行布線，把外層除了電源地以外的線路全部走完。電源地的網絡則直接打孔即可自動連接到內層（小技巧，先暫時把POWER層的類型定義為CAM PLANE，這樣凡是分配到內層的電源網絡且打了過孔的線路系統都會認為已經連接，而自動取消鼠線）。待所有布線都完成以后即可進行內層分割。 第一步是給網絡上色，以利于區分各個接點位置，按快捷鍵CTRL+SHIFT+N，指定網絡顏色（過程略）。 然后把POWER層的圖層屬性改回SPLIT/MIXED，再點擊DRAFTING-PLACE

13、 AREA，下一步即可繪制第一個電源網絡的鋪銅。1號網絡（黃色）：第一個網絡要鋪滿整個板面，然后指定為連接面積最大，數量最多的那個網絡名稱。 2號網絡（綠色）：下面進行第二個網絡，注意因為這一網絡位于整個板子的中部，所以我們要在已經鋪好的大銅面上切出一塊來作為新的網絡。還是點擊 PLACE AREA，然后按照顏色指示繪制切割區域，當雙擊鼠標完成切割的時候，系統會自動出現當前所切割網絡（1）與當前網絡（2）的的區域隔離線（由于是用正片鋪銅的方式做切割，所以不能象負片做切割那樣用一條正性線來完成大銅面的分割）。同時分配該網絡名稱。 3號網絡（紅色）：下面第三個網絡，由于此網絡較靠近板邊，所以我們還

14、可以用另外一個命令來做。點擊DRAFTING-AUTO PLANE SEPARATE，然后從板邊開始畫起，把需要的接點包圍以后再回到板邊，雙擊鼠標即可完成。同時也會自動出現隔離帶，并彈出一個網絡分配窗口，注意此窗口需要連續分配兩個網絡，一個是你剛剛切割出來的網絡，一個是剩余區域的網絡（會有高亮顯示）。至此已基本完成成整個布線工工作，最后用用POUR MANAGGER-PLLANE CCONNECCT進行灌銅銅，即可出現現下圖的效果果。ORCAD傳遞遞分立器件VValue值值到PoweerPCB的的方法借助PCBNaavigattor，ORRCAD與PPowerPPCB實現了了很好的同步步操作，

15、但遺遺憾的是器件件的Valuue值不能傳傳遞到PowwerPCBB，給人的感感覺是ORCCAD不如PPowerllogic。經經本人的摸索索，找到了一一種非常簡單單的辦法，可可以實現此功功能。1. 填寫ORRCAD的封封裝，即Foootpriint，此處處必須填PoowerPCCB庫中的DDecal，而而不是Parrt。2. 在Orccad的Prrojectt Manaager中啟啟動PCBNNavigaator。在在PCBNaavigattor中選擇擇菜單PCBBSetuup forr PCB：其中有一項項：Map “Valuues” tto “PCCB Foootprinnt”這一項項一定

16、不能勾勾選。3. 按常規方方法用菜單PPCBSeend neetlistt to PPADS。在在PowerrPCB中將將器件打散，選選擇一個元件件看看。奇跡跡出現了：器器件編號、VValue值值、封裝一個個都不少。PowerPCCB使用經驗驗 PoweerPCB 目前已在我我所推廣使用用，它的基本本使用技術已已有培訓教材材進行了詳細細的講解，而而對于我所廣廣大電子應用用工程師來說說，其問題在在于已經熟練練掌握了PRROTEL之之類的布線工工具之后，如如何轉到PoowerPCCB的應用上上來。所以，本本文就此類應應用和培訓教教材上沒有講講到，而我們們應用較多的的一些經驗技技巧作了論述述。1.輸

17、入的規范范問題對對于大多數使使用過PROOTEL的人人來說，剛開開始使用PoowerPCCB的時候，可可能會覺得PPowerPPCB的限制制太多。因為為PowerrPCB對原原理圖輸入和和原理圖到PPCB的規則則傳輸上是以以保證其正確確性為前提的的。所以，它它的原理圖中中沒有能夠將將一根電氣連連線斷開的功功能，也不能能隨意將一根根電氣連線在在某個位置停停止，它要保保證每一根電電氣連線都要要有起始管腳腳和終止管腳腳，或是接在在軟件提供的的連接器上，以以供不同頁面面間的信息傳傳輸。這是它它防止錯誤發發生的一種手手段，其實，也也是我們應該該遵守的一種種規范化的原原理圖輸入方方式。在PoweerPCB

18、設設計中，凡是是與原理圖網網表不一致的的改動都要到到ECO方式式下進行，但但它給用戶提提供了OLEE鏈接，可以以將原理圖中中的修改傳到到PCB中，也也可以將PCCB中的修改改傳回原理圖圖。這樣，既既防止了由于于疏忽引起的的錯誤，又給給真正需要進進行修改提供供了方便。但但是，要注意意的是，進入入ECO方式式時要選擇“寫寫ECO文件件”選項，而而只有退出EECO方式，才才會進行寫EECO文件操操作。2.電源層和地地層的選擇PoweerPCB中中對電源層和和地層的設置置有兩種選擇擇，CAM Planee和Spliit/Mixxed。Spplit/MMixed主主要用于多個個電源或地共共用一個層的的情

19、況，但只只有一個電源源和地時也可可以用。它的的主要優點是是輸出時的圖圖和光繪的一一致，便于檢檢查。而CAAM Plaane用于單單個的電源或或地，這種方方式是負片輸輸出，要注意意輸出時需加加上第25層層。第25層層包含了地電電信息，主要要指電層的焊焊盤要比正常常的焊盤大220mil 左右的安全全距離，保證證金屬化過孔孔之后，不會會有信號與地地電相連。這這就需要每個個焊盤都包含含有第25層層的信息。而而我們自己建建庫時往往會會忽略這個問問題，造成使使用 Spllit/Miixed選項項。3.推擠還是不不推擠PPowerPPCB提供了了一個很好用用的功能就是是自動推擠。當當我們手動布布線時，印制制

20、板在我們的的完全控制之之下，打開自自動推擠的功功能，會感到到非常的方便便。但是如果果在你完成了了預布線之后后，要自動布布線時，最好好將預布好的的線固定住，否否則自動布線線時，軟件會會認為此線段段可移動，而而將你的工作作完全推翻，造造成不必要的的損失。4.定位孔的添添加我們們的印制板往往往需要加一一些安裝定位位孔，但是對對于PoweerPCB來來說，這就屬屬于與原理圖圖不一樣的器器件擺放，需需要在ECOO方式下進行行。但如果在在最后的檢查查中，軟件因因此而給出我我們許多的錯錯誤，就不大大方便了。這這種情況可以以將定位孔器器件設為非EECO注冊的的即可。在編輯器件件窗口下，選選中“編輯電電氣特性”

21、按按鈕，在該窗窗口中，選中中“普通”項項，不選中“EECO注冊”項項。這樣在檢檢查時，PoowerPCCB不會認為為這個器件是是需要與網表表比較的，不不會出現不該該有的錯誤。5.添加新的電電源封裝由于我們的的國際與美國國軟件公司的的標準不太一一致，所以我我們盡量配備備了國際庫供供大家使用。但但是電源和地地的新符號，必必須在軟件自自帶的庫中添添加，否則它它不會認為你你建的符號是是電源。所以當我們們要建一個符符合國標的電電源符號時，需需要先打開現現有的電源符符號組，選擇擇“編輯電氣氣連接”按鈕鈕，點按“添添加”按鈕，輸輸入你新建的的符號的名字字等信息。然然后，再選中中“編輯門封封裝”按鈕，選選中你

22、剛剛建建立的符號名名，繪制出你你需要的形狀狀，退出繪圖圖狀態，保存存。這個新的的符號就可以以在原理圖中中調出了。6.空腳的設置置我們用用的器件中，有有的管腳本身身就是空腳，標標志為NC。當當我們建庫的的時候，就要要注意，否則則標志為NCC的管腳會連連在一起。這這是由于你在在建庫時將NNC管腳建在在了“SINNGAL_PPINS”中中，而PowwerPCBB認為“SIINGAL_PINS”中中的管腳是隱隱含的缺省管管腳，是有用用的管腳，如如VCC和GGND。所以以，如果的NNC管腳，必必須將它們從從“SINGGAL_PIINS”中刪刪除掉，或者者說，你根本本無需理睬它它，不用作任任何特殊的定定義

23、。7.三極管的管管腳對照三極管的封封裝變化很多多，當自己建建三極管的庫庫時，我們往往往會發現原原理圖的網表表傳到PCBB中后，與自自己希望的連連接不一致。這這個問題主要要還是出在建建庫上。由于三極管管的管腳往往往用E，B，CC來標志，所所以在創建自自己的三極管管庫時，要在在“編輯電氣氣連接”窗口口中選中“包包括文字數字字管腳”復選選框，這時，“文文字數字管腳腳”標簽被點點亮，進入該該標簽，將三三極管的相應應管腳改為字字母。這樣，與與PCB封裝裝對應連線時時會感到比較較便于識別。8.表面貼器件件的預處理現在，由由于小型化的的需求，表面面貼器件得到到越來越多的的應用。在布布圖過程中，表表面貼器件的

24、的處理很重要要，尤其是在在布多層板的的時候。因為為，表面貼器器件只在一層層上有電氣連連接，不象雙雙列直插器件件在板子上的的放置是通孔孔，所以，當當別的層需要要與表面器件件相連時就要要從表面貼器器件的管腳上上拉出一條短短線，打孔，再再與其它器件件連接，這就就是所謂的扇扇入（FANN-IN），扇扇出（FANN-OUT）操操作。如果需要的的話，我們應應該首先對表表面貼器件進進行扇入，扇扇出操作，然然后再進行布布線，這是因因為如果我們們只是在自動動布線的設置置文件中選擇擇了要作扇入入，扇出操作作，軟件會在在布線的過程程中進行這項項操作，這時時，拉出的線線就會曲曲折折折，而且比比較長。所以以，我們可以以

25、在布局完成成后，先進入入自動布線器器，在設置文文件中只選擇擇扇入，扇出出操作，不選選擇其它布線線選項，這樣樣從表面貼器器件拉出來的的線比較短，也也比較整齊。9.將板圖加入入AUTOCCAD有有時我們需要要將印制板圖圖加入到結構構圖中，這時時可以通過轉轉換工具將PPCB文件轉轉換成AUTTOCAD能能夠識別的格格式。在PCCB繪圖框中中，選中“文文件”菜單中中的“輸出”菜菜單項，在彈彈出的文件輸輸出窗口中將將保存類型設設為DXF文文件，再保存存。你就可以以AUTOCCAD中打開開個這圖了。當然，PAADS中有自自動標注功能能，可以對畫畫好的印制板板進行尺寸標標注，自動顯顯示出板框或或定位孔的位位

26、置。要注意意的是，標注注結果在Drrill-DDrawinng層要想在在其它的輸出出圖上加上標標注，需要在在輸出時，特特別加上這一一層才行。10. PowwerPCBB與ViewwDraw的的接口用用ViewDDraw的原原理圖，可以以產生PowwerPCBB的表，而PPowerPPCB讀入網網表后，一樣樣可以進行自自動布線等功功能，而且，PPowerPPCB中有鏈鏈接工具，可可以與VIEEWDRAWW的原理圖動動態鏈接、修修改，保持電電氣連接的一一致性。但是，由于于軟件修改升升級的版本的的差別，有時時兩個軟件對對器件名稱的的定義不一致致，會造成網網表傳輸錯誤誤。要避免這這種錯誤的發發生，最好

27、專專門建一個存存放 VieewDraww與PoweerPCB對對應器件的庫庫，當然這只只是針對于一一部分不匹配配的器件來說說的。可以用用PowerrPCB中的的拷貝功能，很很方便地將已已存在的 PPowerPPCB中的其其它庫里的元元件封裝拷貝貝到這個庫中中，存成與VVIEWDRRAW中相對對應的名字。11.生成光繪繪文件以以前，我們做做印制板時都都是將印制板板圖拷在軟盤盤上，直接給給制版廠。這這種做法保密密性差，而且且很煩瑣，需需要給制版廠廠另寫很詳細細的說明文件件。現在，我我們用 PoowerPCCB直接生產產光繪文件給給廠家就可以以了。從光繪繪文件的名字字上就可以看看出這是第幾幾層的走線

28、，是是絲印還是阻阻焊，十分方方便，又安全全。轉光繪文件步驟驟：A在PoowerPCCB的CAMM輸出窗口的的DEVICCE SETTUP中將AAPERTUURE改為9999。B轉走線線層時，將文文檔類型選為為ROUTIING，然后后在LAYEER中選擇板板框和你需要要放在這一層層上的東西。不不注意的是，轉轉走線時要將將LINE,TEXT去去掉（除非你你要在線路上上做銅字）。C轉阻焊時，將文檔類型選為SOLD_MASK，在頂層阻焊中要將過孔選中。D轉絲印時，將文檔類型選為SILK SCREEN，其余參照步驟B和C。E轉鉆孔數據時，將文檔類型選為NC DRILL，直接轉換。注意：轉光繪文件件時要先

29、預覽覽一下，預覽覽中的圖形就就是你要的光光繪輸出的圖圖形，所以要要看仔細，以以防出錯。有了對印制制板設計的經經驗，如PoowerPCCB的強大功功能，畫復雜雜印制板已不不是令人煩心心的事情了。值值得高興的是是，我們現在在已經有了將將PROTEEL的PCBB轉換成PoowerPCCB的工具，熟熟悉PROTTEL的廣大大科技人員可可以更加方便便的加入到PPowerPPCB繪圖的的行列中來，更更加方便快捷捷地繪制出滿滿意的印制板板。差分阻抗-什么么是差分？翻譯：Michhael QQiao 當你認認為你已經掌掌握了PCBB 走線的特特征阻抗Z00，緊接著一一份數據手冊冊告訴你去設設計一個特定定的差分

30、阻抗抗。令事情變變得更困難的的是，它說：“因為為兩根走線之之間的耦合可可以降低有效效阻抗，使用用50的設設計規則來得得到一個大約約80的差差分阻抗！”這這的確讓人感感到困惑！ 這篇篇文章向你展展示什么是差差分阻抗。除除此之外，還還討論了為什什么是這樣，并并且向你展示示如何正確地地計算它。單單線：圖1(a)演示了一個個典型的單根根走線。其特特征阻抗是ZZ0，其上流經經的電流為ii。沿線任意意一點的電壓壓為V=Z00*i（ 根根據歐姆定律律）。一般情況，線對對：圖1(b)演示了一對對走線。線11 具有特征征阻抗Z111，與上文中中Z0 一致，電電流i1。線2具有有類似的定義義。當我們將將線2 向線

31、線1 靠近時時，線2 上上的電流開始始以比例常數數k 耦合到到線1 上。類類似地，線11 的電流ii1 開始以同同樣的比例常常數耦合到線線2 上。每每根走線上任任意一點的電電壓，還是根根據歐姆定律律，為：V1 = Z111*i1 + Z11*k*ii2 （11）V2 = Z222*i2 + Z22*k*ii1現在我們定定義Z12 = kk*Z11 以及ZZ21 =k*Z22。這樣，式式（1）就可可以寫成：VV1 = Z111*i1 + Z122*i2 （2）VV2 = Z211*i1 + Z222*i2這是一對熟熟悉的聯立方方程組，我們們可以經常在在教科書中看看到。這個方方程組可以一一般化到任

32、意意數量的走線線，并且可以以用你們中大大部分人都熟熟悉的矩陣形形式來表示。圖1 各種走線的結構特殊情況，差分分對：圖1(c)演示了一對對差分走線。重重寫式1：VV1 = Z111*i1 + Z111*k*i2 （1）VV2 = Z222*i2 + Z21*k*ii1現在注意在在仔細設計并并且是對稱的的情況下，ZZ11 = ZZ22 = ZZ0，且i2 = -ii1這將導致（經經過一些變換換）：V1 = Z0*i1*(1-kk) （3）V2 = -Z0*i1*(1-k)注意V1 = -V2，當然，這是我們已經知道的，因為這是一個差分對。有效（差模）阻阻抗：電壓V1 以地為參參考。線1 的有效阻抗

33、抗（單獨來看看，在差分對對中叫做“差差模”阻抗，通通常叫做“單單線”阻抗）為為電壓除以電電流，或：ZZodd = V1/i1 = Z0*(1-kk)由上可知知，因Z0 = Z111 且k = Z12/Z11，上式可寫成成：Zodd = Z11 - ZZ12 這也是一個個在許多教科科書中都可以以看到的公式式。 為了防止反反射，正確的的端接方法是是用一個值為為Zodd 的電電阻。類似地地，線2 的的差模阻抗與與此相同（在在對稱差分對對的特定情形形下）。差分阻抗：假定定在某一瞬間間我們將兩根根走線用電阻阻端接到地。因因為i1 = -ii2，所以根本本沒有電流流流經地。也就就是說，沒有有真正的理由由把

34、電阻接地地。事實上，有有人認為，為為了將差分信信號和地噪聲聲隔離，一定定不能將它們們連接到地。因因此通常的連連接形式如圖圖1(c)中中所示，用單單個電阻連接接線1 與線線2。電阻的的值是線1和和線2 差模模阻抗的和，或或：Zdiff = 2*Z00*(1-kk) 或2*(Z11 - ZZ12)這就是為什什么你經常看看到實際上一一個差分對具具有大約800的差分阻阻抗，而每個個單線阻抗是是50。計算：知道Zddiff 是是2*(Z111-Z12)不是很很有用，因為為Z12 的值并并不直觀。但但是，當我們們看到Z122與耦合系數數k 有關，事事情就變得清清晰了。事實實上，耦合系系數與我在BBrook

35、sspeak 中關于串擾擾的專欄I中談到的耦耦合系數是相相同的。國家家半導體發布布的計算Zddiff 的的公式II已經被廣廣泛接受：ZZdiff = 2*Z00(1-.448*e-.96*S/H) 微帶帶線Zdiff = 2*Z00(1-.3347*e-2.9*SS/H) 帶帶狀線其中的的術語在圖22 中定義。ZZ0 為其傳統統定義IIII。圖2 查分分阻抗計算中中的術語定義義共模阻抗：為了了討論完整起起見，共模阻阻抗與上面略略有不同。第第一個差別是是i1 = i2（沒有負號號），這樣式式3 就變成成：V1 = Z0*i1*(1+kk) （44）V2 = Z0*i1*(1+kk)并且正如如所期

36、望的，VV1 = V2。因此單線線阻抗是Z00*(1+kk)。在共模模情況下，兩兩根線的端接接電阻均接地地，所以流經經地的電流為為i1+i2 且這兩個個電阻對器件件表現為并聯聯。也就是說說，共模阻抗抗是這些電阻阻的并聯組合合，或：Zcommoon = (1/2)*Z0*(1+kk)，或Zcommoon = (1/2)*(Z11 + ZZ12)注意，這里里差分對的共共模阻抗大約約為差模阻抗抗的1/4。I Crossstalkk, Parrt 2: How LLoud IIs It? Broookspeeak, DDecembber, 11997.II 參考國國家半導體Introoductiion

37、 too LVDSS（第288-29 頁頁），可以從從其官方網站站上訪問： HYPERLINK /appinfo/lvds/ hhttp:/www.natioonal.ccom/apppinfoo/lvdss/。III 參考考PCB Impeddance Contrrol, FFormullas annd Ressourcees, MMarch, 19988, 第122頁。公式為為： 本文發表在Prrintedd Circcuit DDesignn，一種Miiller Freemman 的出出版物，19998 年88 月. 11998 MMillerr Freeeman, Inc. . 199

38、98 UlttraCADD Desiign Innc.翻譯： HYPERLINK mailto:mikall?subject=Douglas%2520Brooks%3A%2520Differential%2520Signals%2520-%2520Rules%2520to%2520Live%2520By Michhael QQiao 我們通通常認為信號號以三種模式式沿電路傳播播：單端、差差模或共模。 單模是我們最熟悉的。它包括介于驅動器與接收器之間的單根導線或走線。信號沿走線傳播并從地返回1。 差模包括介于驅動器與接收器的一對走線（或導線）。我們一般認為其中一根走線傳送正信號而另一根傳送負信號

39、，并且大小相等極性相反，沒有通過地的返回信號；信號沿一根走線前進并從另外一根返回。 共模信號通常更難于理解。既可以包括單端走線也可以包括兩個（可能更多）差分走線。同樣的信號沿走線以及返回路徑（地）或者沿差分對中的兩根走線流動。大部分人往往對共模信號不熟悉，因為我們自己從來不會故意產生它們。它們通常是由從其它（鄰近或外部）源耦合進電路的噪聲引起的。一般來講，結果最好情況是中性的，最壞情況是具有破壞性的。共模信號能夠產生干擾電路正常運行的噪聲，并且是常見的EMI 問題的來源。優點：差分信號號相比單端信信號有一個顯顯著的缺點：需要兩根走走線而不是一一根，或者兩兩倍的電路板板面積。但是是差分信號有有幾

40、個優點：如果沒有通過地地的返回信號號，地回路的的連續性相對對就變得不重重要了。因此此，假如我們們有一個模擬擬信號通過差差分對連接到到數字器件，就就無需擔心跨跨越電源邊界界，平面不連連續等等問題題。差分器件件的電源分割割也更容易處處理2。 差分電路在低壓壓信號的應用用中是非常有有益的。如果果信號電平非非常低，或者者如果信噪比比是個問題，那那么差分信號號可以有效地地倍增信號電電平（+v-(-v)=2v）。差差分信號和差差分放大器通通常用于信號號電平非常低低的系統的輸輸入級。 差分接收器往往往對輸入信號號電平的差敏敏感，但是常常常被設計為為對輸入的共共模偏移不敏敏感。因此在在強噪聲環境境中差分信號號

41、往往比單端端信號有著更更好的性能。 相比單端信號（以以一個不太精精確的受電路路板其他位置置的噪聲的干干擾的信號為為參考）差分分信號（彼此此互為參考）的的翻轉時序可可以更精確地地設定。差分分對的交叉點點定義得非常常精確（圖11）。單端信信號位于邏輯輯1 和邏輯輯0 之間的的交叉點受制制于（舉例）噪噪聲、噪聲門門限以及門限限檢測問題等等等。圖1：邏輯輯電平在差分分信號交叉點點的精確位置置改變狀態 重要假設：差分分信號的一個個重要方面常常常被工程師師或者設計人人員忽略，甚甚至有時被誤誤解。我們從從兩條廣為人人知的規則開開始：（a）電電流在一個閉閉合的環路內內流動以及（bb）電流在環環路內處處相相等。

42、 考慮差分分對的“正”走走線。電流沿沿走線流動并并且必須在一一個環路內流流動，通常從從地返回。另另外一根走線線中的負信號號也必須在一一個環路內流流動，通常也也從地返回。這這很容易明白白如果我們暫暫時想象一個個差分對中的的一根走線上上的電流保持持不變。另一一根走線中的的信號必須從從某個地方返返回，并且很很清楚返回路路徑應該是單單端信號的返返回路徑（地地）。我們說說差分對沒有有通過地的返返回信號不是是因為不能，而而是因為返回回信號的確存存在并且大小小相等且極性性相反所以相相互抵銷了（和和為零）。 這一一點非常重要要。如果從一一個信號（+i）返回的的信號嚴格等等于，且符號號相反，另一一個信號（-i）

43、，那么么它們的和（+i-i）為為零，沒有電電流從任何地地方流過（特特別是地）。現現在假定信號號并非嚴格相相等且極性相相反。設一個個為+i1 另一個為為-i2。這里i1 和i2 的值近似似但是不等。返返回電流的和和為(i1-i2)。因為不不是零，這個個增加的電流流必須從某個個地方返回，推推測應該是地地。 你說什么？那么讓我們們假定發送電電路發送一對對差分信號，嚴嚴格相等且極極性相反。再再假定他們在在路徑的終點點仍然如此。但但是如果路徑徑長度不等會會如何呢？如如果（差分對對中的）一條條路徑比另外外一條長，那那么信號在傳傳輸到接收器器的階段就不不再是嚴格相相等且極性相相反了（圖22）。如果信信號在它

44、們從從一個狀態到到另一個狀態態的轉變過程程中不再是嚴嚴格相等且相相反，沒有電電流流經地就就不再是正確確的了。如果果有流經地的的電流存在，那那么電源完整整性就一定成成為一個問題題，并且可能能EMI也會會成為一個問問題。圖2：(-)走線比圖圖1 中短，在在紅色箭頭所所標示出的范范圍內差分信信號是大小相相等且極性相相反不再正確確。從而在這這個時間片內內將有流經電電源系統的電電流。設計規則1：我我們處理差分分信號的第一一個規則是：走線必須等等長。 有有人激烈地反反對這條規則則。通常他們們的爭論的基基礎包括了信信號時序。他他們詳盡地指指出許多差分分電路可以容容忍差分信號號兩個部分相相當的時序偏偏差而仍然

45、能能夠可靠地進進行翻轉。根根據使用的不不同的邏輯門門系列，可以以容忍5000 mil 的走線長度度偏差。并且且這些人們能能夠將這些情情況用器件規規范和信號時時序圖非常詳詳盡地描繪出出來。問題是是，他們沒有有抓住要點！差分走線必必須等長的原原因與信號時時序幾乎沒有有任何關系。與與之相關的僅僅僅是假定差差分信號是大大小相等且極極性相反的以以及如果這個個假設不成立立將會發生什什么。將會發發生的是：不不受控的地電電流開始流動動，最好情況況是良性的，最最壞情況將導導致嚴重的共共模EMI問問題。 因此，如如果你依賴這這樣的假定，即即：差分信號號是大小相等等且極性相反反，并且因此此沒有通過地地的電流，那那么

46、這個假定定的一個必要要推論就是差差分信號對的的長度必須相相等。差分信信號與環路面面積：如果我我們的差分電電路處理的信信號有著較慢慢的上升時間間，高速設計計規則不是問問題。但是，假假設我們正在在處理的信號號有著有較快快的上升時間間，什么樣的的額外的問題題開始在差分分線上發生呢呢？ 考慮一個設設計，一對差差分線從驅動動器到接收器器，跨越一個個平面。同時時假設走線長長度完全相等等，信號嚴格格大小相等且且極性相反。因因此，沒有通通過地的返回回電流。但是是，盡管如此此，平面層上上存在一個感感應電流！ 任何何高速信號都都能夠（并且且一定會）在在相鄰電路（或或者平面）產產生一個耦合合信號。這種種機制與串擾擾

47、的機制完全全相同。這是是由電磁耦合合，互感耦合合與互容耦合合的綜合效果果，引起的。因因此，如同單單端信號的返返回電流傾向向于在直接位位于走線下方方的平面上傳傳播，差分線線也會在其下下方的平面上上產生一個感感應電流。但但這不是返回回電流。所有有的返回電流流已經抵消了了。因此，這這純粹是平面面上的耦合噪噪聲。問題是是，如果電流流必須在一個個環路中流動動，剩下來的的電流到哪里里去了呢？ 記住住，我們有兩兩根走線，其其信號大小相相等極性相反反。其中一根根走線在平面面一個方向上上耦合了一個個信號，另一一根在平面另另一個方向上上耦合了一個個信號。平面面上這兩個耦耦合電流大小小相等（假設設其它方面設設計得很

48、好）。因因此電流完全全在差分走線線下方的一個個環路中流動動（圖3）。它它們看上去就就像是渦流。耦耦合電流在其其中流動的環環路由（a）差差分線自身和和（b）走線線在每個端點點之間的間隔隔來定義。圖3：即使使差分信號嚴嚴格大小相等等且極性相反反，因而沒有有流經電源系系統的返回電電流，仍然在在走線下方的的平面中存在在在一個環路路中流動的感感應電流。設計規則2：現現在EMI 與環路面積積已是廣為人人知了3。因此如果果我們想控制制EMI，就就需要將環路路面積最小化化。并且做到到這一點的方方法引出了我我們的第二條條設計規則：將差分線彼彼此靠近布線線。有人反對對這條規則，事事實上這條規規則在上升時時間較慢并

49、且且EMI 不不是問題時并并不是必須的的。但是在高高速環境中，差差分線彼此靠靠得越近布線線，走線下方方所感應的電電流的環路就就越小，EMMI 也可以以得到更好的的控制。 值得一一提的是一些些工程師要求求設計人員去去掉差分線下下方的平面。原原因之一是減減小或消除走走線下方的感感應電流環路路。另外一個個原因是防止止平面上已有有的噪聲耦合合到（推測如如此）走線上上的低壓信號號4。 還還有一個將差差分線彼此靠靠近布線的理理由。差分接接收器設計為為對輸入信號號的差敏感而而對輸入的共共模偏移不敏敏感。也就是是說即使（+）輸入相對對（-）輸入入僅有輕微的的偏移，接收收器也會檢測測到。但是如如果（+）和和（-

50、）輸入入一起偏移（在在同樣的方向向），相對而而言接收器對對這種偏移不不敏感。因此此如果任何外外部噪聲（比比如EMI 或串擾）等等同地耦合到到差分線中，接接收器將對此此種（共模耦耦合）噪聲不不敏感。差分分線布得越彼彼此靠近，任任何偶合噪聲聲在每根走線線上就越相近近。因此電路路的噪聲抑制制就越好。規規則2推論：再次假定高高速環境中，如如果差分線彼彼此緊挨著布布線（為了使使其下方的環環路面積最小小化）那么走走線將彼此耦耦合。如果走走線足夠長以以至于端接成成為一個問題題，這種耦合合就會影響到到確切的端接接阻抗5的計算。原原因是： 考慮一一個差分線對對，線1 和和線2。假使使它們分別攜攜帶信號V11 和

51、V2。因為它們們是差分線，VV2=V1。V1 在線1 引起一個電電流I1 而V2在線2 引引起一個電流流I2。電流必然然是從歐姆定定律導出，II=V/Z00，這里Z0 是走線的的特征阻抗。現現在線1（舉舉例）攜帶的的電流事實上上由i1 和k*ii2 組成，這這里k 是線線1 與線22 間的耦合合比例。這表表明這種耦合合的最終效果果是線1 上上的一個明顯顯的阻抗，這這個阻抗等于于Z=Z0-Z12 這里Z112 由線11 與線2 間的互耦66引起。如果果線1 和線線2 分得很很開，它們之之間的耦合就就很小，確切切的端接阻抗抗就只是Z00，單端走線線的特征阻抗抗。但是如果果走線靠的更更近，它們之之間

52、的耦合就就會增加，這這樣走線的阻阻抗與這種耦耦合成比例地地減小。這就就是說確切的的走線端接（為為了防止反射射）為Z0-Z12，或者某某個小于Z00 的值。這這對差分對的的兩根走線都都適用。因為為沒有流經地地的電流（大大概這是個假假設）那么端端接電阻被連連接在線1 和線2 之之間，且確切切的端接阻抗抗算得是2(Z0-Z12)。這個個值經常被叫叫做“差分阻阻抗”7。設計規則3：差差分阻抗因互互耦而變，而而互耦因線距距而變。因此此在任何情況況下，走線阻阻抗，也就是是互耦，在全全線為常數是是很重要的。這這就得到了我我們的第三個個規則：（差差分對的）線線距必須在全全線為常數。 注注意對差分阻阻抗的影響只

53、只是規則2 的推論。差差分阻抗根本本不是與生俱俱來的。我們們要把差分線線彼此靠近布布線與EMII 和噪聲免免疫有關。它它對“長”線線確切端接以以及線距一致致性的影響的的事實只不過過是為了EMMI 控制而而將走線彼此此靠近布線的的一個推論88。結論：差分信號號有幾個優點點，它們中的的三個是（aa）與電源系系統有效隔離離，（b）對對噪聲免疫，和和（c）增強強信噪比。與與電源系統（特特別是系統地地）隔離依賴賴于差分線上上的信號真正正地大小相等等且極性相反反。這個假定定也許不成立立，如果差分分對中單個線線長不完全匹匹配。對噪聲聲的免疫經常常依賴于走線線的緊耦合。這這將依次影響響到為防止反反射而對走線線

54、進行正確的的端接的值，以以及如果走線線必須緊耦合合，通常也是是需要的，它它們的間距必必須全線為常常數。1 事實上信號號可以僅僅/同時從地或或電源系統返返回。在這篇篇文章中我通通篇使用單個個術語“地”完完全是為了方方便。2 光耦器件件是解決這類類問題的另一一種方法。33 參見LLoop AAreas: Closse Emm Tighht, JJanuarry, 199994 據我所知知沒有權威的的研究支持或或者反駁這個個慣例。5 阻抗控制制走線在行業業中有許多參參考。比如，參參見PCBB Impeedancee Conttrol: Formuulas aand Reesourcces, Marc

55、hh, 19998; IImpedaance TTerminnationns: Whhats the VValue? Marrch, 11999; 和Whaat Is Charaacteriistic Impeddance by EEric BBogatiin, Jaanuaryy, 20000, 第118 頁。66 參見DDifferrentiaal Imppedancce: Whhats the DDifferrence, Auggust, 199877 對線對的的差模及共模模成分的有趣趣討論，參見見Termminatiing Diiffereentiall Signnals oon PC

56、BBs,Stteve KKauferr and Kelleee Criisafallu, Maarch, 1999, 第25 頁。8 其它彼此此靠近布線的的走線（比如如受串擾的走走線）沒有發發生這種情況況的原因是其其它走線之間間沒有很好的的互耦例例如大小相等等且極性相反反。如果耦合合信號只是隨隨機地彼此相相關，平均耦耦合是零并且且對端接阻抗抗沒有影響。這篇文章在Prrintedd Circcuit DDesignn 發表，一一種CMP Mediaa 的刊物，22001 年年10 月.2001 CMP MMedia, Inc. .20001 UlttraCADD Desiign Innc. HY

57、PERLINK htttp:/www.uultraccad.coom譯者的話：本人人是一個PCCB 設計人人員，從Doouglass Broooks 博士士的文章中獲獲益良多，因因此萌生翻譯譯這些文章的的念頭。文中中肯定還有諸諸多紕漏、謬謬誤，歡迎大大家批評指正正。同時也歡歡迎大家來信信與敝人探討討技術上的問問題。差分線對在高速速PCB設計計中的應用摘要:在高速數數字電路設計計過程中，工工程師采取了了各種措施來來解決信號完完整性問題，利利用差分線傳傳輸高速數字字信號的方法法就是其中之之一。在PCCB中的差分分線是耦合帶帶狀線或耦合合微帶線，信信號在上面傳傳輸時是奇模模傳輸方式，因因此差分信號號

58、具有抗干擾擾性強，易匹匹配等優點。隨隨著人們對數數字電路的信信息傳輸速率率要求的提高高，信號的差差分傳輸方式式必將得到越越來越廣泛的的應用。1 用差分線傳傳輸數字信號號 如如何在高速系系統設計中考考慮信號完整整性的因素，并并采取有效的的控制措施，已已成為當今國國內外系統設設計工程師和和PCB設計計業界的一個個熱門課題。利利用差分線傳傳輸數字信號號就是高速數數字電路中控控制破壞信號號完整性因素素的一項有效效措施。 在印刷刷電路板上的的差分線，等等效于工作在在準TEM模模的差分的微微波集成傳輸輸線對，其中中，位于PCCB頂層或底底層的差分線線等效于耦合合微帶線；位位于多層PCCB的內層的的差分線，

59、正正負兩路信號號在同一層的的，等效于側側邊耦合帶狀狀線，正負兩兩路在相鄰層層的，等效于于寬邊耦合帶帶狀線。數字字信號在差分分線上傳輸時時是奇模傳輸輸方式，即正正負兩路信號號的相位相差差180，而而噪聲以共模模的方式在一一對差分線上上耦合出現，在在接受器中正正負兩路的電電壓(或電流流)相減，從從而可以獲得得信號，消除除共模噪聲。而而差分線對的的低壓幅或電電流驅動輸出出實現了高速速集成功耗的的要求。2 差分線的阻阻抗匹配 差分線線是分布參數數系統，因此此在設計PCCB時必須進進行阻抗匹配配，否則信號號將會在阻抗抗不連續的地地方發生反射射，信號反射射在數字波形形上主要表現現為上沖、下下沖和振鈴現現象

60、。式(11)是一個信信號的上升沿沿(幅度為EEG)從驅動端端經過差分傳傳輸線到接收收端的頻率響響應： 其其中信號源的的電動勢為EEG，內阻抗為為：ZG，負載阻抗抗為ZL；Hl()為傳輸線線的系統函數數；L和G分別是信號號接收端和信信號驅動端的的反射系數，由由以下兩式表表示： 由由式(1)可可以看出，傳傳輸線上的電電壓是由從信信號源向負載載傳輸的入射射波和從負載載向信號源傳傳輸的反射波波的疊加。只只要我們通過過阻抗匹配使使L和G等于0，就就可以消除信信號反射現象象。在實際工工程應用中，一一般只要求L=0，這是是因為只要接接收端不發生生信號反射，就就不會有信號號反射回源端端并發生源端端反射。 由式