1、Good is good, but better carries it.精益求精，善益求善。eda實驗指導(dǎo)書電信-目錄實驗一QuartusII軟件應(yīng)用1實驗二VHDL軟件設(shè)計2實驗三3-8譯碼器實驗四組合邏輯電路的VHDL描述實驗五觸發(fā)器的VHDL描述實驗六掃描顯示驅(qū)動電路實驗七VHDL硬件設(shè)計實驗八函數(shù)信號發(fā)生器實驗九數(shù)字鐘實驗一QuartusII軟件應(yīng)用一、實驗?zāi)康?、熟悉EDA開發(fā)平臺的基本操作。2、掌握EDA開發(fā)工具的圖形設(shè)計方法。3、掌握圖形設(shè)計的編譯與驗證方法。二、實驗儀器PC機(jī)一臺QuartusII軟件三、實驗內(nèi)容1、實驗原理圖：建立一個4-bit計數(shù)器圖形設(shè)計文件（如圖1.1示

2、）；圖1.1圖形設(shè)計例圖對上述計數(shù)器進(jìn)行功能和時間仿真，驗證其功能并測試其最高工作頻率。利用向?qū)?chuàng)建一個新器件（6位全加器：使能、流水線等參數(shù)自行設(shè)定）。2、實驗步驟：=1*GB3新建一個文件夾，一般在F盤里。=2*GB3打開QuartusII軟件，選擇File/New,在彈出的窗口中選DeviceDesignFiles選項卡，再選擇BlockDiagram/Schematic選項，單擊OK后打開圖形編輯窗口。=3*GB3選擇File/SaveAs命令，保存文件在已經(jīng)創(chuàng)建的文件夾里。當(dāng)出現(xiàn)詢問是否創(chuàng)建工程的窗口，應(yīng)當(dāng)單擊是進(jìn)入創(chuàng)建工程流程，否則要重新創(chuàng)建工程把文件添加進(jìn)去。=4*GB3打開工程

3、中的原理圖文件，在原理圖編輯窗口的任何一個位置右擊，將出現(xiàn)快捷菜單，選擇Insert/Symbol命令，出現(xiàn)元件輸入對話框，選擇相應(yīng)的器件，并連接好電路，然后分別在input和output的PINNAME上雙擊使其變黑色，再分別輸入引腳名。=5*GB3選擇Processing/StartCompilation命令，進(jìn)行全程編譯。=6*GB3打開波形編輯器，選擇File/New，在New中選擇OtherFiles中的VectorWaveformFile選項，單擊OK，出現(xiàn)空白的波形編譯窗口=7*GB3選擇File/SaveAs命令，存盤。文件名一定要與原理圖文件名一致。然后添加相應(yīng)的端口信號節(jié)點

4、到波形編輯器中，設(shè)置合理的輸入信號。=8*GB3選擇Processing/StartSimulation，進(jìn)行波形仿真。=9*GB3選擇Processing/ClassicTimingAnalyzerTool測試最高工作頻率。=10*GB3選擇Tools/MegaWizardPlug-InManager,根據(jù)向?qū)崾緞?chuàng)建一個位全加器。、實驗結(jié)果記錄：打印出實驗原理圖與仿真波形圖，寫出最高工作頻率，打印出利用向?qū)?chuàng)建的新器件的圖形，完成實驗報告四、實驗研究與思考1、延遲時間分析、最高工作頻率分析等時間分析有何重要性？2、流水線的作用是什么？對那些性能有影響？2、功能仿真、驗證起到什么作用？實驗二

5、VHDL軟件設(shè)計一、實驗?zāi)康?、熟悉EDA開發(fā)平臺的基本操作。2、掌握EDA開發(fā)工具的VHDL設(shè)計方法。3、掌握硬件描述語言設(shè)計的編譯與驗證方法。二、實驗儀器PC機(jī)一臺QuartusII軟件三、實驗內(nèi)容1、24進(jìn)制加法計數(shù)器的程序：LIBRARYIeee;USEieee.std_logic_1164.ALL;USEieee.std_logic_unsigned.ALL;ENTITYcount24ISPORT(en,clk:INSTD_LOGIC;qa:outSTD_LOGIC_VECTOR(3DOWNTO0);-個位數(shù)計數(shù)qb:outSTD_LOGIC_VECTOR(1DOWNTO0);-十位

6、數(shù)計數(shù)ENDcount24;ARCHITECTUREa1OFcount24ISBEGINprocess(clk)variabletma:STD_LOGIC_VECTOR(3DOWNTO0);variabletmb:STD_LOGIC_VECTOR(1DOWNTO0);beginifclkeventandclk=1thenifen=1theniftma=1001thentma:=0000;tmb:=tmb+1;Elsiftmb=10andtma=0011thentma:=0000;tmb:=00;elsetma:=tma+1;endif;endif;endif;qa=tma;qbBT=00000

7、001;ABT=00000010;ABT=00000100;ABT=00001000;ABT=00010000;ABT=00100000;ABT=01000000;ABT=10000000;ANULL;ENDCASE;ENDPROCESSP1;P2：PROCESS(CLK)-計數(shù)器BEGINIFCLKEVENTANDCLK=1THENCNT8SGSGSGSGSGSGSGSGSGSGSGSGSGSGSGSGNULL;ENDCASE;ENDPROCESSP3;END;例6.1是掃描顯示的示例程序，其中clk是掃描時鐘；SG為7段控制信號，由高位至低位分別接g、f、e、d、c、b、a7個段；BT是位

8、選控制信號，接圖5-20中的8個選通信號：k1、k2、k8。程序中CNT8是一個3位計數(shù)器，作掃描計數(shù)信號，由進(jìn)程P2生成；進(jìn)程P3是7段譯碼查表輸出程序，與例5-18相同；進(jìn)程P1是對8個數(shù)碼管選通的掃描程序，例如當(dāng)CNT8等于001時，K2對應(yīng)的數(shù)碼管被選通，同時，A被賦值3，再由進(jìn)程P3譯碼輸出1001111，顯示在數(shù)碼管上即為“3”；當(dāng)CNT8掃變時，將能在8個數(shù)碼管上顯示數(shù)據(jù)：13579BDF。四、實驗研究與思考1、字形編碼的種類，即一個8段數(shù)碼管可產(chǎn)生多少種字符，產(chǎn)生所有字符需多少根譯碼信號線？2、字符顯示亮度和掃描頻率的關(guān)系，且讓人感覺不出光爍現(xiàn)象的最低掃描頻率是多少？3、掃描顯

9、示和靜態(tài)顯示有什么差別？使用掃描顯示有什么好處？實驗七VHDL硬件設(shè)計-計數(shù)器及時序電路描述一、實驗?zāi)康?、了解時序電路的經(jīng)典設(shè)計方法（JK觸發(fā)器和一般邏輯門組成的時序邏輯電路）。2、了解同步計數(shù)器，異步計數(shù)器的使用方法。3、了解同步計數(shù)器通過清零阻塞法和預(yù)顯數(shù)法得到循環(huán)任意進(jìn)制計數(shù)器的方法。4、理解時序電路和同步計數(shù)器加譯碼電路的聯(lián)系，設(shè)計任意編碼計數(shù)器。5、了解同步設(shè)計和異步設(shè)計的區(qū)別。二、實驗儀器PC機(jī)一臺QuartusII軟件EDA實驗箱三、實驗內(nèi)容1、用JK觸發(fā)器設(shè)計異步四位二進(jìn)制加法計數(shù)器。8位LED數(shù)碼管16進(jìn)制顯示掃描顯示驅(qū)動電路設(shè)計，實驗參考原理圖如圖7.1所示。其中，計數(shù)時

10、鐘頻率CLK40Hz；四位JK觸發(fā)器接成異步計數(shù)器；SEL0SEL2為掃描地址（控制八位數(shù)碼管的掃描順序和速度）；AG為顯示譯碼輸出，代表數(shù)碼管的八個段位（a,b,c,d,e,f,g）；八位數(shù)碼管同時順序顯示0F。圖7.1計數(shù)器設(shè)計參考原理圖3.繪制原理圖后進(jìn)行仿真驗證，最后下載到實驗箱。4、自行設(shè)計紀(jì)錄方式，完成實驗報告四、實驗研究與思考1、說明在FPGA設(shè)計中，同步設(shè)計和異步設(shè)計的不同之處。2、圖形設(shè)計和VHDL語言設(shè)計編程各有什么優(yōu)點，混合編程時應(yīng)注意些什么問題？3、應(yīng)用狀態(tài)機(jī)設(shè)計時序電路需要注意哪些問題？實驗八函數(shù)信號發(fā)生器一、實驗?zāi)康?、了解函數(shù)信號發(fā)生的方法。2、掌握LPM_ROM

11、的使用方法。3、了解DAC0832的工作原理和控制時序。4、掌握DAC0832的控制時序的VHDL設(shè)計實現(xiàn)方法。5、了解低通濾波電路的原理及其在信號發(fā)生中的應(yīng)用。2、熟悉SignalTapII測試方法。二、實驗儀器計算機(jī)、QuartusII軟件、EDA試驗箱、示波器。三、實驗內(nèi)容1、在QuartusII上完成正弦信號發(fā)生器設(shè)計，包括仿真和資源利用情況了解（假設(shè)利用Cyclone器件）。最后在實驗系統(tǒng)上實測。示例程序如例9.1，【例9.1】正弦信號發(fā)生器頂層設(shè)計LIBRARYIEEE;-正弦信號發(fā)生器源文件USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_

12、UNSIGNED.ALL;ENTITYSINGTISPORT(CLK:INSTD_LOGIC;-信號源時鐘DOUT:OUTSTD_LOGIC_VECTOR(7DOWNTO0);-8位波形數(shù)據(jù)輸出END;ARCHITECTUREDACCOFSINGTISCOMPONENTdata_rom-調(diào)用波形數(shù)據(jù)存儲器LPM_ROM文件：data_rom.vhd聲明PORT(address:INSTD_LOGIC_VECTOR(5DOWNTO0);-6位地址信號inclock:INSTD_LOGIC;-地址鎖存時鐘q:OUTSTD_LOGIC_VECTOR(7DOWNTO0);ENDCOMPONENT;SI

13、GNALQ1:STD_LOGIC_VECTOR(5DOWNTO0);-設(shè)定內(nèi)部節(jié)點作為地址計數(shù)器BEGINPROCESS(CLK)-LPM_ROM地址發(fā)生器進(jìn)程BEGINIFCLKEVENTANDCLK=1THENQ1Q1,q=DOUT,inclock=CLK);-例化END;信號輸出的D/A使用實驗系統(tǒng)上的DAC0832，注意其轉(zhuǎn)換速率是1s，其引腳功能簡述如下：ILE：數(shù)據(jù)鎖存允許信號，高電平有效，系統(tǒng)板上已直接連在5V上；WR1、WR2：寫信號1、2，低電平有效；XFER：數(shù)據(jù)傳送控制信號，低電平有效；VREF：基準(zhǔn)電壓，可正可負(fù)，10V10V；RFB：反饋電阻端；IOUT1/IOUT2

14、：電流輸出端。D/A轉(zhuǎn)換量是以電流形式輸出的，所以必須將電流信號變?yōu)殡妷盒盘?；AGND/DGND：模擬地與數(shù)字地。在高速情況下，此二地的連接線必須盡可能短，且系統(tǒng)的單點接地點須接在此連線的某一點上。建議選擇GW48系統(tǒng)的電路模式No.5，由附錄對應(yīng)的電路圖可見，DAC0832的8位數(shù)據(jù)口D7.0分別與FPGA的PIO31、30.、24相連，如果目標(biāo)器件是EP1C3T144，則對應(yīng)的引腳是：72、71、70、69、68、67、52、51；時鐘CLK接系統(tǒng)的clock0，對應(yīng)的引腳是93，選擇的時鐘頻率不能太高（轉(zhuǎn)換速率1s，）。還應(yīng)該注意，DAC0832電路須接有+/-12V電壓：GW48系統(tǒng)的

15、+/-12V電源開關(guān)在系統(tǒng)左側(cè)上方。然后下載SINGT.sof到FPGA中；波形輸出在系統(tǒng)左下角，將示波器的地與GW48系統(tǒng)的地（GND）相接，信號端與“AOUT”信號輸出端相接。如果希望對輸出信號進(jìn)行濾波，將GW48系統(tǒng)右下角的撥碼開關(guān)的“8”向下?lián)?，則波形濾波輸出，向上撥則未濾波輸出，這可從輸出的波形看出。2、修改例14.1的數(shù)據(jù)ROM文件，設(shè)其數(shù)據(jù)線寬度為8，地址線寬度也為8，初始化數(shù)據(jù)文件使用MIF格式，用C程序產(chǎn)生正弦信號數(shù)據(jù)，最后完成以上相同的實驗。3、設(shè)計一任意波形信號發(fā)生器，可以使用LPM雙口RAM擔(dān)任波形數(shù)據(jù)存儲器，利用單片機(jī)產(chǎn)生所需要的波形數(shù)據(jù)，然后輸向FPGA中的RAM（

16、可以利用GW48系統(tǒng)上與FPGA接口的單片機(jī)完成此實驗，D/A可利用系統(tǒng)上配置的0832或5651高速器件）。4、自行設(shè)計紀(jì)錄方式，完成實驗報告四、實驗研究與思考1、采用本方法估計可以產(chǎn)生的正弦波的頻率能到多少？2、若要產(chǎn)生任意信號波形和高速波形輸出應(yīng)該注意什么問題？實驗九數(shù)字鐘一、實驗?zāi)康?、掌握多位計數(shù)器相連的設(shè)計方法。2、掌握十進(jìn)制，六進(jìn)制，二十四進(jìn)制計數(shù)器的設(shè)計方法。3、繼續(xù)鞏固多位共陰極掃描顯示數(shù)碼管的驅(qū)動，及編碼。4、掌握揚聲器的驅(qū)動。5、LED燈的花樣顯示。6、掌握FPGA技術(shù)的層次化設(shè)計方法。二、實驗儀器計算機(jī)、QuartusII軟件、EDA試驗箱。三、實驗內(nèi)容1、要求具有時、

17、分、秒計數(shù)顯示功能，以二十四小時循環(huán)計時；具有清零、調(diào)節(jié)小時、分鐘的功能；具有整點報時和LED燈花樣顯示的功能；各種進(jìn)制的計數(shù)及時鐘控制模塊（10進(jìn)制、六進(jìn)制、24進(jìn)制）、掃描分時顯示、譯碼模塊、彩燈，揚聲器編碼模塊都采用VHDL語言編寫，設(shè)計參考原理圖如圖11.1所示。2、內(nèi)容（1）根據(jù)電路特點，可在教師指導(dǎo)下用層次設(shè)計概念。將此設(shè)計任務(wù)分成若干模塊，規(guī)定每一模塊的功能和各模塊之間的接口。讓幾個學(xué)生分做和調(diào)試其中之一，然后再將各模塊和起來聯(lián)試。以培養(yǎng)學(xué)生之間的合作精神，同時加深層次化設(shè)計概念。掃描顯示設(shè)計請參考實驗十。（2）了解軟件的元件管理深層含義，以及模塊元件之間的連接概念，對于不同目錄

18、下的同一設(shè)計，如何熔合。圖9.1數(shù)字鐘參考設(shè)計原理圖3、自行設(shè)計紀(jì)錄方式，完成實驗報告四、實驗研究與思考1、層次化設(shè)計與模塊化設(shè)計有何優(yōu)點？2、掃描電路實現(xiàn)顯示功能的潛在好處？附錄1GW48EDA/SOPC主系統(tǒng)使用說明GW48教學(xué)實驗系統(tǒng)原理與使用介紹一、GW48系統(tǒng)使用注意事項1、閑置不用GW48系統(tǒng)時，必須關(guān)閉電源！2、在實驗中，當(dāng)選中某種模式后，要按一下右側(cè)的復(fù)位鍵，以使系統(tǒng)進(jìn)入該結(jié)構(gòu)模式工作。注意此復(fù)位鍵僅對實驗系統(tǒng)的監(jiān)控模塊復(fù)位，而對目標(biāo)器件FPGA沒有影響，F(xiàn)PGA本身沒有復(fù)位的概念，上電后即工作，在沒有配置前，F(xiàn)PGA的I/O口是隨機(jī)的，故可以從數(shù)碼管上看到隨機(jī)閃動，配置后的I

19、/O口才會有確定的輸出電平。3、換目標(biāo)芯片時要特別注意，不要插反或插錯，也不要帶電插拔，確信插對后才能開電源。其它接口都可帶電插拔。請?zhí)貏e注意，盡可能不要隨意插拔適配板，及實驗系統(tǒng)上的其他芯片。4、使用實驗系統(tǒng)前，查閱系統(tǒng)的默認(rèn)設(shè)置ppt文件：EDA技術(shù)與VHDL書實驗課件說明_必讀.ppt。二、GW48系統(tǒng)主板結(jié)構(gòu)與使用方法以下將詳述GW48系列SOPC/EDA實驗開發(fā)系統(tǒng)（GW48-PK2/CK）結(jié)構(gòu)與使用方法，對于這2種型號的不同之處將給予單獨指出。該系統(tǒng)的實驗電路結(jié)構(gòu)是可控的。即可通過控制接口鍵，使之改變連接方式以適應(yīng)不同的實驗需要。因而，從物理結(jié)構(gòu)上看，實驗板的電路結(jié)構(gòu)是固定的，但其

20、內(nèi)部的信息流在主控器的控制下，電路結(jié)構(gòu)將發(fā)生變化-重配置。這種“多任務(wù)重配置”設(shè)計方案的目的有3個：1、適應(yīng)更多的實驗與開發(fā)項目；2、適應(yīng)更多的PLD公司的器件；3、適應(yīng)更多的不同封裝的FPGA和CPLD器件。系統(tǒng)板面主要部件及其使用方法說明如下。以下是對GW48系統(tǒng)主板功能塊的注釋。附圖1GW48EDA系統(tǒng)電子設(shè)計二次開發(fā)信號圖（1）“模式選擇鍵”：按動該鍵能使實驗板產(chǎn)生12種不同的實驗電路結(jié)構(gòu)。這些結(jié)構(gòu)如第二節(jié)的13張實驗電路結(jié)構(gòu)圖所示。例如選擇了“NO.3”圖，須按動系統(tǒng)板上此鍵，直至數(shù)碼管“模式指示”數(shù)碼管顯示“3”，于是系統(tǒng)即進(jìn)入了NO.3圖所示的實驗電路結(jié)構(gòu)。（2）適配板：這是一塊

21、插于主系統(tǒng)板上的目標(biāo)芯片適配座。對于不同的目標(biāo)芯片可配不同的適配座?？捎玫哪繕?biāo)芯片包括目前世界上最大的六家FPGA/CPLD廠商幾乎所有CPLD、FPGA和所有ispPAC等模擬EDA器件。第七節(jié)的表中已列出多種芯片對系統(tǒng)板引腳的對應(yīng)關(guān)系，以利在實驗時經(jīng)常查用。（3）ByteBlasterMV編程配置口：如果要進(jìn)行獨立電子系統(tǒng)開發(fā)、應(yīng)用系統(tǒng)開發(fā)、電子設(shè)計競賽等開發(fā)實踐活動，首先應(yīng)該將系統(tǒng)板上的目標(biāo)芯片適配座拔下（對于Cyclone器件不用拔），用配置的10芯編程線將“ByteBlasterMV”口和獨立系統(tǒng)上適配板上的10芯口相接，進(jìn)行在系統(tǒng)編程（如GWDVP-B板），進(jìn)行調(diào)試測試。“Byte

22、BlasterMV”口能對不同公司，不同封裝的CPLD/FPGA進(jìn)行編程下載，也能對isp單片機(jī)89S51等進(jìn)行編程。編程的目標(biāo)芯片和引腳連線可參考附圖1，從而進(jìn)行二次開發(fā)。（4）ByteBlasterII編程配置口：該口主要用于對Cyclone系列AS模式專用配置器件EPCS4和EPCS1等編程。(5)混合工作電壓源：系統(tǒng)不必通過切換即可為CPLD/FPGA目標(biāo)器件提供5V、3.3V、2.5V、1.8V和1.5V工作電源，此電源位置可參考附圖1。（6）JP5編程模式選擇跳線：（僅GW48-PK2型含此）。如果要對Cyclone的配置芯片進(jìn)行編程，應(yīng)該將跳線接于“ByBtII”端，在將標(biāo)有“B

23、yteBlasterII”編程配置口同適配板上EPCS4/1的AS模式下載口用10芯線連接起來，通過QuartusII進(jìn)行編程。當(dāng)短路“Others”端時，可對其它所有器件編程，端口信號參考附圖1。（7）JP6/JVCC/VS2編程電壓選擇跳線：跳線JVCC（GW48PK2型標(biāo)為“JP6”）是對編程下載口的選擇跳線。對5V器件，如10K10、10K20、7128S、1032、95108、89S51單片機(jī)等，必須選“5.0V”。而對低于或等于3.3V的低壓器件，如1K30、1K100、10K30E、20K300、Cyclone、7128B等一律選擇“3.3V”一端。（8）并行下載口：此接口通過下

24、載線與微機(jī)的打印機(jī)口相連。來自PC機(jī)的下載控制信號和CPLD/FPGA的目標(biāo)碼將通過此口，完成對目標(biāo)芯片的編程下載。計算機(jī)的并行口通信模式最好設(shè)置成“EPP”模式。（9）鍵1鍵8：為實驗信號控制鍵，此8個鍵受“多任務(wù)重配置”電路控制，它在每一張電路圖中的功能及其與主系統(tǒng)的連接方式隨模式選擇鍵的選定的模式而變，使用中需參照第二節(jié)中的電路圖。（10）鍵9鍵14：（GW48PK2型含此鍵）此6個鍵不受“多任務(wù)重配置”電路控制，由于鍵信號速度慢，所以其鍵信號輸入口是全開放的，各端口定義在插座“JP8”處，可通過手動節(jié)插線的方式來實用，鍵輸出默認(rèn)高電平。注意：鍵1至鍵8是由“多任務(wù)重配置”電路結(jié)構(gòu)控制的

25、，所以鍵的輸出信號沒有抖動問題，不需要在目標(biāo)芯片的電路設(shè)計中加入消抖動電路，這樣，能簡化設(shè)計，迅速入門。但設(shè)計者如果希望完成鍵的消抖動電路設(shè)計練習(xí)，必須使用鍵9至鍵14來實現(xiàn)。（11）數(shù)碼管18/發(fā)光管D1D16：受“多任務(wù)重配置”電路控制，它們的連線形式也需參照第二節(jié)的電路圖。（12）“時鐘頻率選擇”：位于主系統(tǒng)的右小側(cè)，通過短路帽的不同接插方式，使目標(biāo)芯片獲得不同的時鐘頻率信號。對于“CLOCK0”，同時只能插一個短路帽，以便選擇輸向“CLOCK0”的一種頻率：信號頻率范圍：0.5Hz50MHz。由于CLOCK0可選的頻率比較多，所以比較適合于目標(biāo)芯片對信號頻率或周期測量等設(shè)計項目的信號輸

26、入端。右側(cè)座分三個頻率源組，它們分別對應(yīng)三組時鐘輸入端:CLOCK2、CLOCK5、CLOCK9。例如，將三個短路帽分別插于對應(yīng)座的2Hz、1024Hz和12MHz，則CLOCK2、CLOCK5、CLOCK9分別獲得上述三個信號頻率。需要特別注意的是，每一組頻率源及其對應(yīng)時鐘輸入端，分別只能插一個短路帽。也就是說最多只能提供4個時鐘頻率輸入FPGA：CLOCK0、CLOCK2、CLOCK5、CLOCK9。（13）揚聲器：與目標(biāo)芯片的“SPEAKER”端相接，通過此口可以進(jìn)行奏樂或了解信號的頻率，它與目標(biāo)器件的具體引腳號，應(yīng)該查閱附錄第3節(jié)的表格。（14）PS/2接口：通過此接口，可以將PC機(jī)的

27、鍵盤和/或鼠標(biāo)與GW48系統(tǒng)的目標(biāo)芯片相連，從而完成PS/2通信與控制方面的接口實驗，GW48-GK/PK2含另一PS/2接口，引腳連接情況參見實驗電路結(jié)構(gòu)NO.5（附圖7）。（15）VGA視頻接口：通過它可完成目標(biāo)芯片對VGA顯示器的控制。詳細(xì)連接方式參考附圖7（對GW48-PK2主系統(tǒng)），或附圖13（GW48-CK主系統(tǒng)）。（16）單片機(jī)接口器件：它與目標(biāo)板的連接方式也已標(biāo)于主系統(tǒng)板上：連接方式可參見附圖11。注1：對于GW48-PK2系統(tǒng)，實驗板右側(cè)有一開關(guān)，若向“TO_FPGA”撥，將RS232通信口直接與FPGA相接；若向“TO_MCU”撥，則與89S51單片機(jī)的P30和P31端口相

28、接。于是通過此開關(guān)可以進(jìn)行不同的通信實驗，詳細(xì)連接方式可參見附圖11。平時此開關(guān)應(yīng)該向“TO_MCU”撥，這樣可不影響FPGA的工作!注2：GW48-EK系統(tǒng)上的用戶單片機(jī)89C51的各引腳是獨立的（時鐘已接12MHz），沒有和其他任何電路相連，實驗時必須使用連接線連接，例如，若希望89C51通過實驗板右側(cè)的RS232口與PC機(jī)進(jìn)行串行通信，必須將此單片機(jī)旁的40針座（此座上每一腳恰好與89C51的對應(yīng)腳相接）上的P30、P31分別與右側(cè)的TX30、RX30相接。（17）RS-232串行通訊接口：此接口電路是為FPGA與PC通訊和SOPC調(diào)試準(zhǔn)備的。或使PC機(jī)、單片機(jī)、FPGA/CPLD三者實

29、現(xiàn)雙向通信。對于GW48-EK系統(tǒng)，其通信端口是與中間的雙排插座上的TX30、RX31相連的。詳細(xì)連接方式參考附圖11（對GW48-GK/PK2主系統(tǒng)），或附圖13（對GW48-CK主系統(tǒng)）。（18）“AOUT”D/A轉(zhuǎn)換：利用此電路模塊（實驗板左下側(cè)），可以完成FPGA/CPLD目標(biāo)芯片與D/A轉(zhuǎn)換器的接口實驗或相應(yīng)的開發(fā)。它們之間的連接方式可參閱附圖7（實驗電路結(jié)構(gòu)NO.5）：D/A的模擬信號的輸出接口是“AOUT”，示波器可掛接左下角的兩個連接端。當(dāng)使能撥碼開關(guān)8：“濾波1”時，D/A的模擬輸出將獲得不同程度的濾波效果。注意：進(jìn)行D/A接口實驗時，需打開系統(tǒng)上側(cè)的+/-12V電源開關(guān)（實

30、驗結(jié)束后關(guān)上此電源！）。（19）“AIN0”/“AIN1”：外界模擬信號可以分別通過系統(tǒng)板左下側(cè)的兩個輸入端“AIN0”和“AIN1”進(jìn)入A/D轉(zhuǎn)換器ADC0809的輸入通道IN0和IN1，ADC0809與目標(biāo)芯片直接相連。通過適當(dāng)設(shè)計，目標(biāo)芯片可以完成對ADC0809的工作方式確定、輸入端口選擇、數(shù)據(jù)采集與處理等所有控制工作,并可通過系統(tǒng)板提供的譯碼顯示電路，將測得的結(jié)果顯示出來。此項實驗首先需參閱第二節(jié)的“實驗電路結(jié)構(gòu)NO.5”有關(guān)0809與目標(biāo)芯片的接口方式，同時了解系統(tǒng)板上的接插方法以及有關(guān)0809工作時序和引腳信號功能方面的資料。注意：不用0809時，需將左下角的撥碼開關(guān)的“A/D使

31、能”和“轉(zhuǎn)換結(jié)束”打為禁止：向上撥，以避免與其他電路沖突。ADC0809A/D轉(zhuǎn)換實驗接插方法（如，附圖7，實驗電路結(jié)構(gòu)NO.5圖所示）：左下角撥碼開關(guān)的“A/D使能”和“轉(zhuǎn)換結(jié)束”撥為使能：向下?lián)埽磳NABLE(9)與PIO35相接；若向上撥則禁止，即則使ENABLE(9)0，表示禁止0809工作，使它的所有輸出端為高阻態(tài)。左下角撥碼開關(guān)的“轉(zhuǎn)換結(jié)束”使能，則使EOC(7)PIO36，由此可使FPGA對ADC0809的轉(zhuǎn)換狀態(tài)進(jìn)行測控。（20）VR1/“AIN1”：VR1電位器，通過它可以產(chǎn)生0V+5V幅度可調(diào)的電壓。其輸入口是0809的IN1（與外接口AIN1相連，但當(dāng)AIN1插入外輸

32、入插頭時，VR1將與IN1自動斷開）。若利用VR1產(chǎn)生被測電壓，則需使0809的第25腳置高電平，即選擇IN1通道，參考“實驗電路結(jié)構(gòu)NO.5”。（21）AIN0的特殊用法：系統(tǒng)板上設(shè)置了一個比較器電路，主要以LM311組成。若與D/A電路相結(jié)合，可以將目標(biāo)器件設(shè)計成逐次比較型A/D變換器的控制器件參考“實驗電路結(jié)構(gòu)NO.5”。（22）系統(tǒng)復(fù)位鍵：此鍵是系統(tǒng)板上負(fù)責(zé)監(jiān)控的微處理器的復(fù)位控制鍵，同時也與接口單片機(jī)和LCD控制單片機(jī)的復(fù)位端相連。因此兼作單片機(jī)的復(fù)位鍵。（23）下載控制開關(guān)：（僅GW48GK/PK型含此開關(guān)）在系統(tǒng)板的左側(cè)的開關(guān)。當(dāng)需要對實驗板上的目標(biāo)芯片下載時必須將開關(guān)向上打（即

33、“DLOAD”）；而當(dāng)向下打（LOCK）時，將關(guān)閉下載口，這時可以將下載并行線拔下而作它用（這時已經(jīng)下載進(jìn)FPGA的文件不會由于下載口線的電平變動而丟失）；例如拔下的25芯下載線可以與其他適配板上的并行接口相接，以完成類似邏輯分析儀方面的并行通信實驗。（24）跳線座SPS：短接“T_F”可以使用“在系統(tǒng)頻率計”。頻率輸入端在主板右側(cè)標(biāo)有“頻率計”處。模式選擇為“A”。短接“PIO48”時，信號PIO48可用，如實驗電路結(jié)構(gòu)圖NO.1中的PIO48。平時應(yīng)該短路“PIO48”。（25）目標(biāo)芯片萬能適配座CON1/2：在目標(biāo)板的下方有兩條80個插針插座（GW48-CK系統(tǒng)），其連接信號如附圖1所示

34、，此圖為用戶對此實驗開發(fā)系統(tǒng)作二次開發(fā)提供了條件。對于GW48-GK/PK2/EK系統(tǒng)，此適配座在原來的基礎(chǔ)上增加了20個插針，功能大為增強(qiáng)。增加的20插針信號與目標(biāo)芯片的連接方式可參考“實驗電路結(jié)構(gòu)NO.5”、附圖11和第3節(jié)表格。GW48-EK系統(tǒng)中此20的個插針信號全開放。（26）左下?lián)艽a開關(guān)：（僅GK/PK2/EK型含此開關(guān)）撥碼開關(guān)的詳細(xì)用法可參考實驗電路結(jié)構(gòu)NO.5圖（附圖7）。（27）上撥碼開關(guān)：（僅GK/PK2型含此開關(guān)）是用來控制數(shù)碼管作掃描顯示用的。當(dāng)要將8個數(shù)碼管從原來的重配置可控狀態(tài)下向掃描顯示方式轉(zhuǎn)換時，可以將此撥碼開關(guān)全部向下?lián)埽缓髮⒆笙聜?cè)的撥碼開關(guān)的“DS8使能

35、”向上撥。這時，由這8個數(shù)碼管構(gòu)成的掃描顯示電路可附圖12。（28）ispPAC下載板：對于GW48-GK系統(tǒng)，其右上角有一塊ispPAC模擬EDA器件下載板，可用于模擬EDA實驗中對ispPAC10/20/80等器件編程下載用，詳細(xì)方法請看光盤中：“模擬EDA實驗演示”的POWERPOINT。（29）8X8數(shù)碼點陣：（僅GW48-GK型含此）在右上角的模擬EDA器件下載板上還附有一塊數(shù)碼點陣顯示塊，是通用共陽方式，需要16根接插線和兩根電源線連接。詳細(xì)方法請看“實驗演示”的POWERPOINT。（30）+/-12V電源開關(guān)：在實驗板左上角。有指示燈。電源提供對象：1）與082、311及DAC

36、0832等相關(guān)的實驗；2）模擬信號發(fā)生源；3）GW48-DSP/DSP+適配板上的D/A及參考電源；此電源輸出口可參見附圖1。平時，此電源必須關(guān)閉！（31）智能邏輯筆：（僅GK/PK2型含此）邏輯信號由實驗板左側(cè)的“LOGICPENINPUT”輸入。測試結(jié)果：a、“高電平”：判定為大于3V的電壓；亮第1個發(fā)光管；b、“低電平”：判定為小于1V的電壓；亮第2個發(fā)光管。c、“高阻態(tài)”：判定為輸入阻抗大于100K歐姆的輸出信號；亮第3個發(fā)光管。注意，此功能具有智能化；d、“中電平”：判定為小于3V，大于1V的電壓；亮第4個發(fā)光管。e、“脈沖信號”：判定為存在脈沖信號時；亮所有的發(fā)光管。（注意，使用邏

37、輯筆時，clock0/clock9上不要接50MHz，以免干擾）。（30）模擬信號發(fā)生源：（GK/PK2型含此）信號源主要用于DSP/SOPC實驗及A/D高速采樣用信號源。使用方法如下：a、打開+/-12V電源；b、用一插線將右下角的某一頻率信號（如65536Hz）連向單片機(jī)上方插座“JP18”的INPUT端；c、這時在“JP17”的OUTPUT端及信號掛鉤“WAVEOUT”端同時輸出模擬信號，可用示波器顯示輸出模擬信號（這時輸出的頻率也是65536Hz）；e、實驗系統(tǒng)右側(cè)的電位器上方的3針座控制輸出是否加入濾波：向左端短路加濾波電容；向右短路斷開濾波電容；f、此電位器是調(diào)諧輸出幅度的，應(yīng)該將

38、輸出幅度控制在0-5V內(nèi)。（32）JP13選擇VGA輸出：（僅GW48-GK/PK2含此）。將“ENBL”短路，使VGA輸出顯示使能；將“HIBT”短路，使VGA輸出顯示禁止，這時可以將來自外部的VGA顯示信號通過JP12座由VGA口輸出。此功能留給SOPC開發(fā)。（33）FPGA與LCD連接方式：（僅PK2型含此）。由附圖11的實驗電路結(jié)構(gòu)圖COM可知，默認(rèn)情況下，F(xiàn)PGA是通過89C51單片機(jī)控制LCD液晶顯示的，但若FPGA中有Nios嵌入式系統(tǒng)，則能使FPGA直接控制LCD顯示。方法是拔去此單片機(jī)（在右下側(cè)），用連線將座JP22/JP21（LCD顯示器引腳信號）各信號分別與座JP19/J

39、P20（FPGA引腳信號）相連接即可。針對目標(biāo)器件的型號，查表鎖定引腳后，參考.gwdvpbH128X64液晶顯示使用說明.doc即可。（34）JP23使用說明：（僅GW48-GK/PK2型含此）。單排座JP23有3個信號端，分別來自此單片機(jī)的I/O口。（35）使用舉例：若模式鍵選中了“實驗電路結(jié)構(gòu)圖NO.1”，這時的GW48系統(tǒng)板所具有的接口方式變?yōu)椋篎PGA/CPLD端口PI/O3128（即PI/O31、PI/O30、PI/O29、PI/O28）、PI/O2724、PI/O2320和PI/O1916，共4組4位二進(jìn)制I/O端口分別通過一個全譯碼型7段譯碼器輸向系統(tǒng)板的7段數(shù)碼管。這樣，如果

40、有數(shù)據(jù)從上述任一組四位輸出，就能在數(shù)碼管上顯示出相應(yīng)的數(shù)值，其數(shù)值對應(yīng)范圍為：FPGA/CPLD輸出0000000100101100110111101111數(shù)碼管顯示012CDEF端口I/O3239分別與8個發(fā)光二極管D8D1相連，可作輸出顯示，高電平亮。還可分別通過鍵8和鍵7，發(fā)出高低電平輸出信號進(jìn)入端口I/049和48；鍵控輸出的高低電平由鍵前方的發(fā)光二極管D16和D15顯示，高電平輸出為亮。此外，可通過按動鍵4至鍵1，分別向FPGA/CPLD的PIO0PIO15輸入4位16進(jìn)制碼。每按一次鍵將遞增1，其序列為1，2，9，A，F(xiàn)。注意，對于不同的目標(biāo)芯片，其引腳的I/O標(biāo)號數(shù)一般是同GW4

41、8系統(tǒng)接口電路的“PIO”標(biāo)號是一致的（這就是引腳標(biāo)準(zhǔn)化），但具體引腳號是不同的，而在邏輯設(shè)計中引腳的鎖定數(shù)必須是該芯片的具體的引腳號。具體對應(yīng)情況需要參考第3節(jié)的引腳對照表。第二節(jié)實驗電路結(jié)構(gòu)圖1實驗電路信號資源符號圖說明結(jié)合附圖2，以下對實驗電路結(jié)構(gòu)圖中出現(xiàn)的信號資源符號功能作出一些說明：(1）附圖2-1a是16進(jìn)制7段全譯碼器，它有7位輸出，分別接7段數(shù)碼管的7個顯示輸入端：a、b、c、d、e、f和g；它的輸入端為D、C、B、A，D為最高位，A為最低位。例如，若所標(biāo)輸入的口線為PIO1916，表示PIO19接D、18接C、17接B、16接A。附圖2實驗電路信號資源符號圖(2）附圖2-1b

42、是高低電平發(fā)生器，每按鍵一次，輸出電平由高到低、或由低到高變化一次，且輸出為高電平時，所按鍵對應(yīng)的發(fā)光管變亮，反之不亮。(3)附圖2A-1c是16進(jìn)制碼（8421碼）發(fā)生器，由對應(yīng)的鍵控制輸出4位2進(jìn)制構(gòu)成的1位16進(jìn)制碼，數(shù)的范圍是00001111，即H0至HF。每按鍵一次，輸出遞增1，輸出進(jìn)入目標(biāo)芯片的4位2進(jìn)制數(shù)將顯示在該鍵對應(yīng)的數(shù)碼管上。(4）直接與7段數(shù)碼管相連的連接方式的設(shè)置是為了便于對7段顯示譯碼器的設(shè)計學(xué)習(xí)。以圖NO.2為例，如圖所標(biāo)“PIO46-PIO40接g、f、e、d、c、b、a”表示PIO46、PIO45.PIO40分別與數(shù)碼管的7段輸入g、f、e、d、c、b、a相接。

43、(5）附圖2-1d是單次脈沖發(fā)生器。每按一次鍵，輸出一個脈沖，與此鍵對應(yīng)的發(fā)光管也會閃亮一次，時間20ms。（6）附圖2-1e是琴鍵式信號發(fā)生器，當(dāng)按下鍵時，輸出為高電平，對應(yīng)的發(fā)光管發(fā)亮；當(dāng)松開鍵時，輸出為高電平，此鍵的功能可用于手動控制脈沖的寬度。具有琴鍵式信號發(fā)生器的實驗結(jié)構(gòu)圖是NO.3。各實驗電路結(jié)構(gòu)圖特點與適用范圍簡述（1）結(jié)構(gòu)圖NO.0：目標(biāo)芯片的PIO19至PIO44共8組4位2進(jìn)制碼輸出，經(jīng)外部的7段譯碼器可顯示于實驗系統(tǒng)上的8個數(shù)碼管。鍵1和鍵2可分別輸出2個四位2進(jìn)制碼。一方面這四位碼輸入目標(biāo)芯片的PIO11PIO8和PIO15PIO12，另一方面，可以觀察發(fā)光管D1至D8

44、來了解輸入的數(shù)值。例如，當(dāng)鍵1控制輸入PIO11PIO8的數(shù)為HA時，則發(fā)光管D4和D2亮，D3和D1滅。電路的鍵8至鍵3分別控制一個高低電平信號發(fā)生器向目標(biāo)芯片的PIO7至PIO2輸入高電平或低電平，揚聲器接在“SPEAKER”上，具體接在哪一引腳要看目標(biāo)芯片的類型，這需要查第3節(jié)的引腳對照表。如目標(biāo)芯片為FLEX10K10，則揚聲器接在“3”引腳上。目標(biāo)芯片的時時鐘輸入未在圖上標(biāo)出，也需查閱第3節(jié)的引腳對照表。例如，目標(biāo)芯片為XC95108，則輸入此芯片的時鐘信號有CLOCK0至CLOCK9，共4個可選的輸入端，對應(yīng)的引腳為65至80。具體的輸入頻率，可參考主板頻率選擇模塊。此電路可用于設(shè)

45、計頻率計，周期計，計數(shù)器等等。(2)結(jié)構(gòu)圖NO.1：適用于作加法器、減法器、比較器或乘法器等。例如，加法器設(shè)計，可利用鍵4和鍵3輸入8位加數(shù)；鍵2和鍵1輸入8位被加數(shù)，輸入的加數(shù)和被加數(shù)將顯示于鍵對應(yīng)的數(shù)碼管4-1，相加的和顯示于數(shù)碼管6和5；可令鍵8控制此加法器的最低位進(jìn)位。(3)結(jié)構(gòu)圖NO.2：可用于作VGA視頻接口邏輯設(shè)計，或使用數(shù)碼管8至數(shù)碼管5共4個數(shù)碼管作7段顯示譯碼方面的實驗；而數(shù)碼管4至數(shù)碼管1，4個數(shù)碼管可作譯碼后顯示，鍵1和鍵2可輸入高低電平。(4)結(jié)構(gòu)圖NO.3：特點是有8個琴鍵式鍵控發(fā)生器，可用于設(shè)計八音琴等電路系統(tǒng)。也可以產(chǎn)生時間長度可控的單次脈沖。該電路結(jié)構(gòu)同結(jié)構(gòu)圖

46、NO.0一樣，有8個譯碼輸出顯示的數(shù)碼管，以顯示目標(biāo)芯片的32位輸出信號，且8個發(fā)光管也能顯示目標(biāo)器件的8位輸出信號。(5）結(jié)構(gòu)圖NO.4：適合于設(shè)計移位寄存器、環(huán)形計數(shù)器等。電路特點是，當(dāng)在所設(shè)計的邏輯中有串行2進(jìn)制數(shù)從PIO10輸出時，若利用鍵7作為串行輸出時鐘信號，則PIO10的串行輸出數(shù)碼可以在發(fā)光管D8至D1上逐位顯示出來，這能很直觀地看到串出的數(shù)值。(6)結(jié)構(gòu)圖NO.5：此電路結(jié)構(gòu)有較強(qiáng)的功能，主要用于目標(biāo)器件與外界電路的接口設(shè)計實驗。主要含以9大模塊：1普通內(nèi)部邏輯設(shè)計模塊。在圖的左下角。此模塊與以上幾個電路使用方法相同，例如同結(jié)構(gòu)圖NO.3的唯一區(qū)別是8個鍵控信號不再是琴鍵式電

47、平輸出，而是高低電平方式向目標(biāo)芯片輸入。此電路結(jié)構(gòu)可完成許多常規(guī)的實驗項目。2RAM/ROM接口。在圖左上角，此接口對應(yīng)于主板上，有1個32腳的DIP座，在上面可以插RAM，也可插ROM（僅GW48-GK/PK系統(tǒng)包含此接口）例如：RAM：628128；ROM：27C020、27C040、29C040等。此32腳座的各引腳與目標(biāo)器件的連接方式示于圖上，是用標(biāo)準(zhǔn)引腳名標(biāo)注的，如PIO48（第1腳）、PIO10（第2腳）、OE控制為PIO62等等。注意，RAM/ROM的使能CS1由主系統(tǒng)左邊的撥碼開關(guān)“1”控制。對于不同的RAM或ROM，其各引腳的功能定義不盡一致，即，不一定兼容，因此在使用前應(yīng)該

48、查閱相關(guān)的資料，但在結(jié)構(gòu)圖的上方也列出了部分引腳情況，以資參考。3VGA視頻接口。4兩個PS/2鍵盤接口。注意，對于GW48-CK系統(tǒng)，只有1個，連接方式是下方的PS/2口。5A/D轉(zhuǎn)換接口。6D/A轉(zhuǎn)換接口。7LM311接口。8單片機(jī)接口。9RS232通信接口。注意，結(jié)構(gòu)圖NO.5中并不是所有電路模塊都可以同時使用，這是因為各模塊與目標(biāo)器件的IO接口有重合：1當(dāng)使用RAM/ROM時，數(shù)碼管3、4、5、6、7、8共6各數(shù)碼管不能同時使用，這時，如果有必要使用更多的顯示，必須使用以下介紹的掃描顯示電路。但RAM/ROM可以與D/A轉(zhuǎn)換同時使用，盡管他們的數(shù)據(jù)口（PIO24、25、26、27、28

49、、29、30、31）是重合的。這時如果希望將RAM/ROM中的數(shù)據(jù)輸入D/A中，可設(shè)定目標(biāo)器件的PIO24、25、26、27、28、29、30、31端口為高阻態(tài)；而如果希望用目標(biāo)器件FPGA直接控制D/A器件，可通過撥碼開關(guān)禁止RAM/ROM數(shù)據(jù)口。RAM/ROM能與VGA同時使用，但不能與PS/2同時使用，這時可以使用以下介紹的PS/2接口。.A/D不能與RAM/ROM同時使用，由于他們有部分端口重合，若使用RAM/ROM，必須禁止ADC0809，而當(dāng)使用ADC0809時，應(yīng)該禁止RAM/ROM，如果希望A/D和RAM/ROM同時使用以實現(xiàn)諸如高速采樣方面的功能，必須使用含有高速A/D器件的

50、適配板，如GWAK30+等型號的適配板。RAM/ROM不能與311同時使用，因為在端口PIO37上，兩者重合。(7)結(jié)構(gòu)圖NO.6：此電路與NO.2相似，但增加了兩個4位2進(jìn)制數(shù)發(fā)生器，數(shù)值分別輸入目標(biāo)芯片的PIO7PIO4和PIO3PIO0。例如，當(dāng)按鍵2時，輸入PIO7PIO4的數(shù)值將顯示于對應(yīng)的數(shù)碼管2，以便了解輸入的數(shù)值。(8）結(jié)構(gòu)圖NO.7：此電路適合于設(shè)計時鐘、定時器、秒表等。因為可利用鍵8和鍵5分別控制時鐘的清零和設(shè)置時間的使能；利用鍵7、5和1進(jìn)行時、分、秒的設(shè)置。(9）結(jié)構(gòu)圖NO.8：此電路適用于作并進(jìn)/串出或串進(jìn)/并出等工作方式的寄存器、序列檢測器、密碼鎖等邏輯設(shè)計。它的特

51、點是利用鍵2、鍵1能序置8位2進(jìn)制數(shù)，而鍵6能發(fā)出串行輸入脈沖，每按鍵一次，即發(fā)一個單脈沖，則此8位序置數(shù)的高位在前，向PIO10串行輸入一位，同時能從D8至D1的發(fā)光管上看到串形左移的數(shù)據(jù)，十分形象直觀。(10)結(jié)構(gòu)圖NO.9：若欲驗證交通燈控制等類似的邏輯電路，可選此電路結(jié)構(gòu)。(11)當(dāng)系統(tǒng)上的“模式指示”數(shù)碼管顯示“A”時，系統(tǒng)將變成一臺頻率計，數(shù)碼管8將顯示“F”，“數(shù)碼6”至“數(shù)碼1”顯示頻率值，最低位單位是Hz。測頻輸入端為系統(tǒng)板右下側(cè)的插座。(13)實驗電路結(jié)構(gòu)圖COM：附圖11電路僅GW48-GK/PK2擁有，即以上所述的所有電路結(jié)構(gòu)，包括“實驗電路結(jié)構(gòu)NO.0”至“實驗電路結(jié)

52、構(gòu)NO.B”共11套電路結(jié)構(gòu)模式為GW48-GK/PK2兩種系統(tǒng)共同擁有（兼容），把他們稱為通用電路結(jié)構(gòu)。即在原來的11套電路結(jié)構(gòu)模式中的每一套結(jié)構(gòu)圖中增加附圖11所示的“實驗電路結(jié)構(gòu)圖COM”。例如，在GW48-PK2系統(tǒng)中，當(dāng)“模式鍵”選擇“5”時，電路結(jié)構(gòu)將進(jìn)入附圖7所示的實驗電路結(jié)構(gòu)圖NO.5外，還應(yīng)該加入“實驗電路結(jié)構(gòu)圖COM”。這樣，在每一電路模式中就能比原來實現(xiàn)更多的實驗項目。實驗電路結(jié)構(gòu)圖COM”中各標(biāo)準(zhǔn)信號（PIOX）對應(yīng)的器件的引腳名，必須查第七節(jié)的表。第三節(jié)：實驗電路結(jié)構(gòu)圖附圖3實驗電路結(jié)構(gòu)圖NO.0附圖4實驗電路結(jié)構(gòu)圖NO.1附圖5實驗電路結(jié)構(gòu)圖NO.2附圖6實驗電路結(jié)

53、構(gòu)圖NO.3附圖7實驗電路結(jié)構(gòu)圖NO.4附圖8實驗電路結(jié)構(gòu)圖NO.7附圖9實驗電路結(jié)構(gòu)圖NO.8附圖10實驗電路結(jié)構(gòu)圖NO.9附圖11實驗電路結(jié)構(gòu)圖NO.5附圖12實驗電路結(jié)構(gòu)圖NO.6附圖13GW48-PK3上掃描顯示模式時的連接方式附圖14實驗電路結(jié)構(gòu)圖COM（GW48-PK2上液晶與單片機(jī)以及FPGA的I/O口的連接方式，Cyclone和20K系列器件通用。）附圖15GW_ADDA板插座引腳第四節(jié)結(jié)構(gòu)圖信號/與芯片引腳對照表結(jié)構(gòu)圖上的信號名GWA2C8EP2C8QC208CycloneIIGWAK30/50EP1K30/20/50TQC144GWA2C5EP2C5TC144Cyclone

54、IIGWAC3：CycloneEP1C3TC144GW48-SOPC/DSPEP1C6/1C12Q240GW48-XS200GW48-XS400引腳號引腳名稱引腳號引腳名稱引腳號引腳名稱引腳號引腳名稱引腳號引腳名稱引腳號引腳號PIO08I/O8I/O0143I/O01I/O0233I/O0521PIO110I/O9I/O1144I/O12I/O1234I/O1622PIO211I/O10I/O23I/O23I/O2235I/O2724PIO312I/O12I/O34I/O34I/O3236I/O3826PIO413I/O13I/O47I/O45I/O4237I/O41027PIO514I/O1

55、7I/O58I/O56I/O5238I/O51128PIO615I/O18I/O69I/O67I/O6239I/O61229PIO730I/O19I/O724I/O710I/O7240I/O71331PIO831I/O20I/O825I/O811I/O81I/O81433PIO933I/O21I/O926I/O932I/O92I/O91534PIO1034I/O22I/O1027I/O1033I/O103I/O101715PIO1135I/O23I/O1128I/O1134I/O114I/O111816PIO1237I/O26I/O1230I/O1235I/O126I/O122035PIO13

56、39I/O27I/O1331I/O1336I/O137I/O132136PIO1440I/O28I/O1432I/O1437I/O148I/O142337PIO1541I/O29I/O1540I/O1538I/O1512I/O152439PIO1643I/O30I/O1641I/O1639I/O1613I/O162540PIO1744I/O31I/O1742I/O1740I/O1714I/O172642PIO1845I/O32I/O1843I/O1841I/O1815I/O182743PIO1946I/O33I/O1944I/O1942I/O1916I/O192844PIO2047I/O36I

57、/O2045I/O2047I/O2017I/O203045PIO2148I/O37I/O2147I/O2148I/O2118I/O213146PIO2256I/O38I/O2248I/O2249I/O2219I/O223248PIO2357I/O39I/O2351I/O2350I/O2320I/O233350PIO2458I/O41I/O2452I/O2451I/O2421I/O243551PIO2559I/O42I/O2553I/O2552I/O2541I/O253652PIO2692I/O65I/O2667I/O2667I/O26128I/O2676113PIO2794I/O67I/O27

58、69I/O2768I/O27132I/O2777114PIO2895I/O68I/O2870I/O2869I/O28133I/O2878115PIO2996I/O69I/O2971I/O2970I/O29134I/O2979116PIO3097I/O70I/O3072I/O3071I/O30135I/O3080117PIO3199I/O72I/O3173I/O3172I/O31136I/O3182119PIO32101I/O73I/O3274I/O3273I/O32137I/O3283120PIO33102I/O78I/O3375I/O3374I/O33138I/O3384122PIO34103I/O79I/O3476I/O3475I/O34139I/O3485123PIO35104I/O80I/O3579I/O3576I/O35140I/O3586123PIO36105I/O81I/O3680I/O3677I/O36141I/O3687125PIO37106I/O82I/O3781I/O3778I/O37158I/O3789126PIO38107I/O83I/O3886I/O3883I/O38159I/O3890128PIO39108I/O86I/O3987I/O3984I/O39160I/O3992130PI