1、CycloneIIIFPGA目錄當今，的生產(chǎn)商主要有四大家：、。主流的的實現(xiàn)工藝有三種：結(jié)構(gòu)、結(jié)構(gòu)、反融絲結(jié)構(gòu)。采用結(jié)構(gòu)的廠商有，采用結(jié)構(gòu)的廠商有，采用反融絲結(jié)構(gòu)的廠商有、結(jié)構(gòu)的優(yōu)點是：靈活，速度快；缺點是：易受干擾。結(jié)構(gòu)的優(yōu)點是：靈活，穩(wěn)定可靠；缺點是：速度一般，編譯工具差。反融絲結(jié)構(gòu)的優(yōu)點是：穩(wěn)定，可靠性非常高；缺點是：靈活性差，價格昂貴。國內(nèi)應用最多的品牌是和，其中品牌在國內(nèi)應用得最多，這是因為進入中國市場較多，與中國的許多大學合作建立了實驗室推廣的技術，培養(yǎng)了大量了的技術人才。III系列的管腳III系列的管腳主要包括：用戶/電源管腳、時鐘管腳、配置管腳等，其中有些管腳可有多種用途。:用

2、戶管腳，可用作輸入口，或輸出口，或雙向口，可以根據(jù)應用需要，用戶自定義管腳功能。部分管腳支持差分電平標準，和分別接差分對的正端和負端，表示差分對的序號。（2電）源管腳。:內(nèi)核工作電源管腳。III系列的工作電壓為，低內(nèi)核工作電壓可以降低芯片的功率。:端口電源管腳。III系列支持、，、端口電壓，以適應各種各樣電平標準。該系列將所有的管腳分成了個塊，各個塊可以用不同的電壓供電，使得同一塊可以適應不同的電平標準；同一個塊內(nèi)的采用相同的電平標準。表示個塊的序號。:參考電壓管腳。III系列支持、等電平標準，這類電平標準的接收器為比較器結(jié)構(gòu)，比較器的一端接參考電平（為），另一端接輸入信號，管腳即為支持這類電

3、平標準而設置。此外，當系統(tǒng)中沒有、等電平標準的信號時，管腳可以作為用戶來使用。:電源地管腳（3時）鐘與鎖相環(huán)管腳:鎖相環(huán)數(shù)字電源管腳，電壓與內(nèi)核電壓相同，為；:鎖相環(huán)模擬電源管腳，電壓為；:鎖相環(huán)模擬地管腳；III系列的小容量的型號（和）有個片上鎖相環(huán)，大容量的型號有個片上鎖相環(huán)，上述的表示鎖相環(huán)的序號。上的鎖相環(huán)是一個典型的模數(shù)混合閉環(huán)系統(tǒng)，為了提高鎖相環(huán)工作的穩(wěn)定性，避免數(shù)字電路對模擬電路造成干擾，數(shù)字電路與模擬電路供電分開，用干凈的電源給鎖相環(huán)供電。:全局時鐘輸入管腳。III系列支持差分時鐘輸入，當采用差分時鐘時，接差分時鐘的正端，接差分時鐘的負端。當全局時鐘輸入管腳不使用時，可以將其做

4、為用戶輸入口來使用。表示時鐘輸入管腳的序號。（4配）置管腳與特殊管腳:配置模式選擇管腳。III系列有多種配置方式，比如、主動串行、被動串行、快速被動并行、被動并行異步，等等。、OK:專用配置管腳。:配置控制輸入管腳。當該管腳為低電平時，處于復位狀態(tài),所有的管腳處于高阻態(tài)；該管腳電平狀態(tài)由低變高后，開始進行配置。若處于用戶模式時，該管腳被外部驅(qū)動為低電平，則馬上進入到復位狀態(tài)，所有的管腳被置為高阻態(tài)，該管腳重新變高后，開始進行重配置。:配置狀態(tài)管腳，雙向，漏極開路結(jié)構(gòu)，該管腳應當通過一個的上拉電阻接到電源。上電時，該管腳被拉低為低電平，經(jīng)過上電復位時間（）后，管腳被釋放變?yōu)楦唠娖健Ｈ粼谂渲眠^程中

5、發(fā)生錯誤，該管腳被拉低為低電平；在進行配置或初始化的過程中，該管腳若被外部電路驅(qū)動為低電平，則將會進入到錯誤狀態(tài)。:配置結(jié)束狀態(tài)信號，雙向，漏極開路結(jié)構(gòu)，該管腳應當通過一個的上拉電阻接到電源。在配置開始前與配置過程中，將該管腳驅(qū)動為低電平，當接收完所有配置數(shù)據(jù)并開始初始化周期后，釋放該管腳，該管腳變?yōu)楦唠娖健?該管腳為多功能復用管腳，可以做為普通用戶，也可以作為初始化結(jié)束狀態(tài)指示管腳。當使能初始化結(jié)束狀態(tài)指示管腳功能時，管腳為漏極開路結(jié)構(gòu)，需外接上拉電阻，在初始化結(jié)束進入用戶模式前，該管腳被驅(qū)動為低電平，初始化結(jié)束后，該管腳被釋放，變?yōu)楦唠娖?，指示已?jīng)進入用戶模式。:在主動串行（）配置模式，該

6、管腳輸出到配置芯片的串行控制數(shù)據(jù)，連接至配置芯片的管腳。:在主動串行配置模式，輸出配置芯片的片選信號，連接至配置芯片的管腳。:在主動串行配置模式，讀取配置芯片數(shù)據(jù)的串行時鐘輸出，連接至配置芯片的管腳。:在主動串行配置模式，配置芯片輸出至的串行數(shù)據(jù)的輸入管腳，連接至配置芯片的管腳。:下載鏈器件使能輸入，連接至上一個器件的管腳。下載鏈第一個器件的管腳接地。:下載鏈器件使能輸出。在一條下載鏈中，當?shù)谝粋€器件配置完成后,此信號使能下一個器件開始進行配置。下載鏈的最后一個器件的管腳應懸空。在配置、初始化完成，進入用戶模式后，該管腳還可以做為用戶來使用。:III系列具有周期性的校驗配置數(shù)據(jù)的功能，若使能了

7、該功能，當檢測到配置數(shù)據(jù)出錯時，將該管腳驅(qū)動為高電平，正常時為低電平。若不使用校驗錯誤輸出功能，則該管腳可以做為用戶來使用。:器件輸出使能管腳，該管腳為一個多功能復用管腳。當沒有啟用器件輸出使能功能時，該管腳可以做為用戶使用。當啟用器件輸出使能功能時，若該管腳被外部電路驅(qū)動為低電平，則所用變?yōu)楦咦钁B(tài)；若該管腳被外部電路驅(qū)動為高電平，則管腳按照定義功能工作。III系列的配置模式與配置程III系列的配置，即是將的配置數(shù)據(jù)從片外非易失存儲器（或）載入到中。III系列與不同，采用、或（反融絲）工藝實現(xiàn)，一經(jīng)編程，的單元的邏輯關系就會固定下來，將會按用戶定義的功能運行;但III系列是基于工藝實現(xiàn)的，中存

8、在著配置模塊，F(xiàn)PGA中邏輯單元的邏輯關系與布線是由配置A模塊定義的，掉電后，A中的數(shù)據(jù)將會丟失，所以FPGA的配置數(shù)據(jù)需要保存在片外的非易失存儲器中，上電時，需要將配置數(shù)據(jù)載入到FPGA中，F(xiàn)PGA才能夠按照用戶定義的功能運行。cIII系列FPGA支持多種配置模式，可以分成三大類：FPGA主動(Active)、FPGA被動(Passive)、JTAG。FPGA的配置模式由四個管腳選擇，如表所示，表中P是指上電復位，標準上電復位(標準P)的時間最大值為，快速上電復位(快速P)的時間最大值為。ceIII系列FPGA中，采用小封裝(、F和封裝)的型號只有三個信號，沒有這個管腳，此類型號的FPGA不

9、支持配置信號電平為的快速主動串行快速P配置模式(AFastP)和所有種主動并行配置模式(APtaPi和APFastP)；此外，采用封裝的型號也不支持所有種快速被動并行快速P配置模式(FPPFast)主動或被動并行模式下的數(shù)據(jù)寬度都為位。JTAG配置模式不受管3腳.控.制0，配置信號可以是3.、3.、02.或51.等8電平標準。配置信號電平標準()表cIII系列FPGA的配置模式配置模式快速主動串行標準PO)(ASStaIdPar)d)快速主動串行標準PO)(ASStaIdPar)d)快速主動串行快速PO)(ASFastPO)快速主動串行快速PO)(ASFastPO)主動并行標準PO)APSta

10、IdPar)d)主動并行標準PO)APStaIdPar)d)主動并行標準PO)APStaIdPar)d)主動并行快速PO)(APFastPO)主動并行快速PO)(APFastPO)被動串行標準PO)PSStaIdPar)d)被動串行快速PPSStaIdPar)d)快速被動并行快速PO)(FPPFastPO)快速被動并行快速PO)(FPPFastPO)JTAG配置模式在主動模式下，F(xiàn)PGA主動發(fā)起配置。FPGA在上電后，自動輸出讀外部非易失存儲器的時序信號，將配置數(shù)據(jù)讀入到FPGA中。該模式下需要使用Altera公司提供的專用配置芯片系列存儲配置數(shù)據(jù)。在被動模式下，處于從屬地位，由專用配置芯片或

11、智能主機控制配置過程，輸出時序信號到，將配置數(shù)據(jù)打入到中。該模式下可以使用所有公司的不同類型的非易失存儲器存儲配置數(shù)據(jù)。當系統(tǒng)規(guī)模不大，配置數(shù)據(jù)量不太大時，使用公司為III系列提供系列專用配置芯片，采用主動串行（）配置模式，可以簡化系統(tǒng)設計，降低系統(tǒng)成本。配置模式下的硬件連接圖如圖所示，該圖中采用的是快速主動串行標準配置模式，配置信號電平標準為。該硬件連接圖對和都適用。圖配置模式硬件連接圖的配置過程包括復位、配置和初始化三個階段，初的配置過程如圖所示。管腳被外部電路將管腳處于高阻態(tài)，自動啟III系列始化結(jié)束后將會進入用戶狀態(tài)。III系列復位階段：上電后即進入復位狀態(tài)，或者驅(qū)動為低電平，也進入復

12、位狀態(tài)。在復位狀態(tài)，拉為低電平，所有配置的內(nèi)容被清空，所有用戶用內(nèi)部弱上拉電阻。配置階段：經(jīng)過上電復位（跳變使進入配置狀態(tài)。哪種配置模式，接著釋放該信號被拉為高電平，表示管腳輸出時鐘到的上升沿鎖存到）延時時間后，先采樣管腳和信號狀態(tài)，以決定采用管腳，由于該管腳有上拉電阻的原因,可以接收配置數(shù)據(jù)了。模式下，的專用配置芯片，配置數(shù)據(jù)從管腳送入，在中。當接收完所有的配置數(shù)據(jù)后，釋放由低到高的電平管腳，信號被外部的上拉電阻拉為高電平。在配置過程中，所有用戶處于高阻態(tài)，自動啟用內(nèi)部弱上拉電阻。初始化階段：信號由低到高的電平跳變，表示配置結(jié)束，開始初始化。在初始化過程中，所有用戶處于高阻態(tài)，自動啟用內(nèi)部弱

13、上拉電阻。用戶模式狀態(tài)：初始化結(jié)束后，便進入了用戶模式狀態(tài)，用戶模式下,按照用戶所定義的功能運行，所有按照用戶定義的方式工作。初始化結(jié)束時，若使能了可選的信號，將會釋放管腳,信號被外部電阻上拉為高電平，表示工作于用戶模式了。在配置過程中，一旦發(fā)生錯誤，將會把管腳驅(qū)動為低電平,這時需要重新啟動配置。管腳信號由高變低，再由低變高可以重新啟動配置。一旦被拉低，信號和信號也馬上會被驅(qū)動為低。當信號與信號都變?yōu)楦邥r，才重新開始配置。高阻態(tài)高阻態(tài)用戶高阻態(tài)，帶內(nèi)部上拉電阻用戶定義功能狀態(tài)復位狀態(tài)配置狀態(tài)初始化狀態(tài)用戶模式狀態(tài)圖10系列配置過程波形的最小系統(tǒng)圖為的最小系統(tǒng)原理圖，圖中不包括用戶管腳。配置模式

14、采用配置模式和標準上電復位延時的配置模式，配置信號電平標準為3在系統(tǒng)開發(fā)階段，采用配置模式，方便系統(tǒng)調(diào)試，另外，專用配置芯片也是通過下載口進行編程的。當系統(tǒng)開發(fā)完畢，就可以通過下載口將配置數(shù)據(jù)燒寫到芯片內(nèi)，這樣系統(tǒng)上電后，即可采用配置模式，在的時序控制下，將配置數(shù)據(jù)載入到的配置中。為的配置數(shù)據(jù)量是，該芯片的容量為0位,，0故0選0用的專用配置芯片型號用構(gòu)建的數(shù)字系統(tǒng)，即有組合邏輯，也有時序邏輯，需要一個時鐘信號，正常工作所需的時鐘信號由有源晶振產(chǎn)生，從全局時鐘引腳輸入。III系列內(nèi)部有一個的時鐘信號發(fā)生器，配置模式下，時鐘需要由產(chǎn)生，可以用內(nèi)部的時鐘來產(chǎn)生時鐘信號，不需要外部提供配置模式的時鐘。一個數(shù)字系統(tǒng)，為了確保正常工作，需要有一個復位信號，在系統(tǒng)上電時，復位信號為低電平（或高電平），該信號對系統(tǒng)的所有寄存器進行初始化。經(jīng)過一段時間后，復位信號自動變?yōu)楦唠娖剑ɑ虻碗娖剑笙到y(tǒng)就可以開始工作了。的最小系統(tǒng)的復位信號由產(chǎn)生，低電平復位,從全局時鐘管腳輸入。的輸出信號接到的腳，在配置前和配置過程中，都為低，使得的腳也一直