1、1第第2章章 計算機的邏輯部件計算機的邏輯部件2.1 邏輯代數基礎邏輯代數基礎2.2 邏輯函數的化簡邏輯函數的化簡2.3 計算機中常用的組合邏輯電路計算機中常用的組合邏輯電路2.4 時序邏輯電路時序邏輯電路2.5 可編程邏輯器件可編程邏輯器件PLD本章主要內容本章主要內容22.1 邏輯代數基礎邏輯代數基礎 邏輯是指事物的因邏輯是指事物的因果關系，或者說是條果關系，或者說是條件和結果的關系，這件和結果的關系，這些因果關系可以用邏些因果關系可以用邏輯代數來描述。輯代數來描述。 邏輯代數由英國科邏輯代數由英國科學家喬治學家喬治布爾創立，布爾創立，故又稱為布爾代數。故又稱為布爾代數。 George B

2、oole，1815-1864)32.1.1 基本邏輯運算基本邏輯運算 邏輯代數將事物存在的兩個對立狀態抽邏輯代數將事物存在的兩個對立狀態抽象地表示為象地表示為0和和1，邏輯代數中的變量稱為，邏輯代數中的變量稱為邏輯變量。邏輯代數基本的運算有三種：邏輯變量。邏輯代數基本的運算有三種：* 與運算與運算* 或運算或運算* 非運算非運算4“與與”邏輯操作邏輯操作 又稱為邏輯乘，符號又稱為邏輯乘，符號“”。當且僅當。當且僅當A、B均為均為1時，其邏輯乘時，其邏輯乘AB才為才為1，否則為，否則為0。“與與”邏輯的邏輯的含義是，只有當所有前提條件都成立時，結論才成含義是，只有當所有前提條件都成立時，結論才成

3、立。有時為書寫方便，常將中間點符號省去，記立。有時為書寫方便，常將中間點符號省去，記AB為為AB。ABY0011010100015“或或”邏輯操作邏輯操作 邏輯或，符號邏輯或，符號“+”。A、B中至少有一個為中至少有一個為1時，其邏輯或時，其邏輯或A+B為為1，A、B同時為同時為0時，結時，結果才為果才為0。“或或”邏輯的含義是，只要有一個邏輯的含義是，只要有一個條件成立，結論就成立。條件成立，結論就成立。ABY0011010101116“非非”邏輯操作邏輯操作 邏輯非，符號邏輯非，符號“”。當。當A為為0時，為時，為1；當；當A為為1時，為時，為0。“非非”邏輯反映了兩個相互邏輯反映了兩個相

4、互矛盾的命題的判斷問題。矛盾的命題的判斷問題。AY01107基本邏輯運算基本邏輯運算 將三種基本的邏輯運算進行組合，可以將三種基本的邏輯運算進行組合，可以得到各種形式的復合邏輯運算，其中最常得到各種形式的復合邏輯運算，其中最常用的復合邏輯運算有用的復合邏輯運算有“與非與非”運算、運算、“或或非非”運算、運算、“異或異或”運算等。運算等。82.1.2 邏輯函數及其表示方法邏輯函數及其表示方法 1邏輯函數邏輯函數 有輸入邏輯變量有輸入邏輯變量A、B、C、，輸，輸出邏輯變量出邏輯變量Y，當輸入變量取值確定后，當輸入變量取值確定后，輸出值也隨之確定。這種輸入與輸出之間輸出值也隨之確定。這種輸入與輸出之

5、間的函數關系稱為邏輯函數，可記為：的函數關系稱為邏輯函數，可記為：Y=F(A，B，C，)9邏輯函數的表示方法邏輯函數的表示方法 邏輯函數式邏輯函數式 邏輯真值表邏輯真值表 卡諾圖卡諾圖 邏輯圖邏輯圖 波形圖波形圖10（1） 邏輯函數式邏輯函數式 將邏輯函數的輸入與輸出關系寫成與、或、將邏輯函數的輸入與輸出關系寫成與、或、非等邏輯運算的組合形式，即邏輯代數式。非等邏輯運算的組合形式，即邏輯代數式。 如有輸入變量如有輸入變量A、B，“與非與非”運算邏輯表運算邏輯表達式記為：達式記為： “異或異或”運算記為：運算記為：Y=ABY=AB+AB11（2）邏輯真值表）邏輯真值表 將輸入變量所有取值的組合與

6、函數值的對將輸入變量所有取值的組合與函數值的對應關系以表格形式描述。應關系以表格形式描述。 若某一邏輯函數有若某一邏輯函數有n個輸入變量，由于每個個輸入變量，由于每個輸入變量只有輸入變量只有0和和1二個可能取值，則輸入變量二個可能取值，則輸入變量所有不同的取值組合共有所有不同的取值組合共有 2n個。個。12舉例舉例 已知邏輯函數已知邏輯函數 ，寫出，寫出其對應的真值表。其對應的真值表。 Y=ABC+ABC+ABC A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10001011013邏輯真值表邏輯真值表 邏輯真值表在編寫時，習慣上，輸入變邏輯真值表在編

7、寫時，習慣上，輸入變量的取值組合以二進制數遞增順序排列較量的取值組合以二進制數遞增順序排列較為方便，如此既不會遺漏，也不會重復。為方便，如此既不會遺漏，也不會重復。 14邏輯真值表的特點邏輯真值表的特點n將一個實際邏輯問題抽象為數學問題時，將一個實際邏輯問題抽象為數學問題時，用真值表表示比較方便，且直觀明了；用真值表表示比較方便，且直觀明了；n輸入變量取值一旦確定，便可在表中快捷輸入變量取值一旦確定，便可在表中快捷地查出對應的函數值。地查出對應的函數值。15邏輯真值表的特點邏輯真值表的特點n 但輸入變量數量比較多時，真值表冗長，但輸入變量數量比較多時，真值表冗長，不簡潔。不簡潔。 為簡單起見，

8、有時候在真值表中只列寫為簡單起見，有時候在真值表中只列寫出那些使函數值為出那些使函數值為1的輸入變量取值組合，的輸入變量取值組合，而那些使函數值為而那些使函數值為0或不會出現的組合則在或不會出現的組合則在真值表中不列寫出來。真值表中不列寫出來。16真值表與邏輯函數轉換方法真值表與邏輯函數轉換方法n首先，找出真值表中所有使函數值為首先，找出真值表中所有使函數值為1的輸入的輸入變量取值的組合；變量取值的組合；n寫出每組輸入變量取值組合所對應的乘積項，寫出每組輸入變量取值組合所對應的乘積項，這里取值為這里取值為1的寫入原變量，取值為的寫入原變量，取值為0的寫入的寫入反變量；反變量；n將這些乘積項相加

9、，即可得到邏輯函數表達將這些乘積項相加，即可得到邏輯函數表達式。式。172.1.3 邏輯代數的基本公式邏輯代數的基本公式1. 常量之間的關系常量之間的關系與運算與運算 0 0 = 0 0 1 = 0 1 0 = 0 1 1 = 1或運算或運算 0 + 0 = 0 0 + 1 = 1 1 + 0 = 1 1 + 1 = 1非運算非運算 100118邏輯代數的基本公式邏輯代數的基本公式2. 基本公式基本公式01律律 0A=0 1A=A 0+A=A 1+A=1A A=0A+A=1互補律互補律 同一律同一律 AA=A A+A=A19邏輯代數的基本公式邏輯代數的基本公式同一律同一律 AA = A A +

10、 A = A交換律交換律 A B = B A A + B = B + A結合律結合律 A(B C) = (A B) C (A + B) + C = A + (B + C)分配律分配律 A(B + C) = A B + A C A + BC = (A + B)(A + C)吸收律吸收律 A + A B = A A (A + B) = A反演律反演律 A+B=A BA B=A+ B20運算規則運算規則 在邏輯代數中，利用運算規則可由基本在邏輯代數中，利用運算規則可由基本定律推導出更多的公式。規則有：定律推導出更多的公式。規則有：代入規則代入規則對偶規則對偶規則反演規則反演規則211) 代入規則代入

11、規則 在任何一個邏輯等式中，如果將等式兩在任何一個邏輯等式中，如果將等式兩邊所有出現某個變量的地方都用同一函數邊所有出現某個變量的地方都用同一函數式替代，則等式仍然成立。利用該定理可式替代，則等式仍然成立。利用該定理可以容易地將上述的基本公式推廣到多變量以容易地將上述的基本公式推廣到多變量的形式。的形式。 222) 對偶規則對偶規則 將某一邏輯表達式將某一邏輯表達式Y中的中的“ ”換為換為“+”，“+”換為換為“ ”，“1”換為換為“0”,“0”換為換為“1”，可得到一個新的表達式可得到一個新的表達式Y，稱，稱Y是原表達式是原表達式Y的對偶式。或者說，的對偶式。或者說，Y與與Y互為對偶式。如果

12、互為對偶式。如果兩邏輯式相等，它們的對偶式也相等。兩邏輯式相等，它們的對偶式也相等。233) 反演規則反演規則 將某一邏輯表達式將某一邏輯表達式Y中所有中所有“ ”換為換為“+”，“+”換為換為“”，“1”換為換為“0”,“0”換換為為“1”，原變量換為反變量，反變量換為，原變量換為反變量，反變量換為原變量，所得新函數即為原變量，所得新函數即為 ，這就是反演，這就是反演規則。規則。 利用反演規則可以方便地求得一個函數利用反演規則可以方便地求得一個函數的反函數。的反函數。Y242.2 邏輯函數的化簡邏輯函數的化簡 將一個邏輯函數變為一個形式更簡單、并將一個邏輯函數變為一個形式更簡單、并與之等效的

13、邏輯函數，稱為化簡。與之等效的邏輯函數，稱為化簡。 邏輯函數式簡單，有利于用最少的電子元邏輯函數式簡單，有利于用最少的電子元器件實現邏輯，電路工作也更加穩定可靠。器件實現邏輯，電路工作也更加穩定可靠。代數化簡法代數化簡法卡諾圖化簡法卡諾圖化簡法 252.2.1 代數化簡法代數化簡法 直接利用邏輯代數基本公式和規則消去直接利用邏輯代數基本公式和規則消去多余的乘積項和乘積項中多余的因子，以多余的乘積項和乘積項中多余的因子，以求得函數式的最簡形式。特點：求得函數式的最簡形式。特點：n 無固定的步驟可循；無固定的步驟可循；n 靈活運用基本定理；靈活運用基本定理；n 技巧性比較強。技巧性比較強。262.

14、2.2 卡諾圖卡諾圖 卡諾圖方法由美國工程師卡諾卡諾圖方法由美國工程師卡諾(Karnaugh)提出，是一種采用方格圖來描述邏輯函數的提出，是一種采用方格圖來描述邏輯函數的方法。方法。 該方法簡明、直觀。該方法簡明、直觀。 變量比較少時較為變量比較少時較為方便。方便。272.2.2 卡諾圖卡諾圖 1. 最小項的概念最小項的概念 在有在有n個變量的邏輯函數中，如果個變量的邏輯函數中，如果m是是包含包含n個變量因子的乘積項，而且個變量因子的乘積項，而且n個變量個變量均以原變量或反變量的形式在均以原變量或反變量的形式在m中出現一次，中出現一次，那么稱那么稱m為該組變量的最小項。為該組變量的最小項。 對

15、對n個變量，共有個變量，共有2n個最小項。個最小項。 282.2.2 卡諾圖卡諾圖 2. 卡諾圖化簡方法卡諾圖化簡方法 將將n個變量的全部最小項各用一個小方塊個變量的全部最小項各用一個小方塊表示，并使其具有邏輯相鄰性的最小項在表示，并使其具有邏輯相鄰性的最小項在幾何位置上相鄰，將這些小方塊排列起來幾何位置上相鄰，將這些小方塊排列起來所得圖形即為所得圖形即為n變量的卡諾圖。通過相鄰最變量的卡諾圖。通過相鄰最小項合并，達到函數化簡的目的。小項合并，達到函數化簡的目的。 29二個和三個變量的卡諾圖畫法二個和三個變量的卡諾圖畫法 (a) 二變量二變量A、B的卡諾圖的卡諾圖 (b) 三變量三變量A、B、

16、C的卡諾圖的卡諾圖30四個變量的卡諾圖畫法四個變量的卡諾圖畫法 (c) 四變量四變量A、B、C、D的卡諾圖的卡諾圖31相鄰最小項合并規則相鄰最小項合并規則 在卡諾圖中，將緊鄰的小方格或與軸線在卡諾圖中，將緊鄰的小方格或與軸線對稱的小方格圈在一起，進行合并。二個對稱的小方格圈在一起，進行合并。二個相鄰的最小項可合并為一項，消去一個變相鄰的最小項可合并為一項，消去一個變量；量；4個相鄰的最小項可合并為一項，消去個相鄰的最小項可合并為一項，消去兩個變量；兩個變量；8個相鄰的最小項可合并為一項，個相鄰的最小項可合并為一項，消去三個變量。這里，消去的是包圍圈中消去三個變量。這里，消去的是包圍圈中不同的變

17、量因子，而包圍圈中相同的因子不同的變量因子，而包圍圈中相同的因子保留。保留。32卡諾圖化簡法的步驟卡諾圖化簡法的步驟n將邏輯表達式轉換成與或式，填寫將邏輯表達式轉換成與或式，填寫1到對應的小到對應的小方格中；方格中；n將相鄰的將相鄰的2n個為個為1的小方格圈在一起，并且必須的小方格圈在一起，并且必須是矩形或正方形。為保證結果最簡化，應盡可能是矩形或正方形。為保證結果最簡化，應盡可能圈進多的小方格；圈進多的小方格；n畫包圍圈時，最小項可以被重復包圍，但每個包畫包圍圈時，最小項可以被重復包圍，但每個包圍圈中至少應有一個最小項是單獨屬于自己的，圍圈中至少應有一個最小項是單獨屬于自己的，以保證該化簡項

18、的獨立性；以保證該化簡項的獨立性；n根據所畫的圈寫出對應的乘積項，再將它們邏輯根據所畫的圈寫出對應的乘積項，再將它們邏輯相加。相加。33合并舉例合并舉例34例題例題2.5用卡諾圖方法化簡函數用卡諾圖方法化簡函數 F已是最小項形式，將已是最小項形式，將5個最小項以個最小項以1填入三填入三變量卡諾圖中，并以圓圈包圍。變量卡諾圖中，并以圓圈包圍。 F=ABC+ABC+ABC+ABC+ABC化簡可得：化簡可得：F=AC+AB+AC 352.3 計算機中常用的組合邏輯電路計算機中常用的組合邏輯電路 如果一個邏輯電路在任意時刻的輸出信如果一個邏輯電路在任意時刻的輸出信號僅取決于該時刻的輸入信號，而與信號號

19、僅取決于該時刻的輸入信號，而與信號作用前電路的原來狀態無關，這種電路稱作用前電路的原來狀態無關，這種電路稱為為組合邏輯電路組合邏輯電路。 常見的組合邏輯電路有譯碼器、數據選常見的組合邏輯電路有譯碼器、數據選擇器、加法器、算術邏輯單元擇器、加法器、算術邏輯單元(ALU)等。等。 362.3.1 基本邏輯門電路基本邏輯門電路基本邏輯門電路邏輯及符號基本邏輯門電路邏輯及符號37三態門三態門 三態門又稱三態電路，輸出除有高電平三態門又稱三態電路，輸出除有高電平和低電平兩種狀態外，還有第三種狀態，即高和低電平兩種狀態外，還有第三種狀態，即高阻態，亦稱禁止態。阻態，亦稱禁止態。 C AY 0 1 01 1

20、高阻態01C AY 1 0 00 1高阻態0138 譯碼器有譯碼器有n個輸入變量，個輸入變量，2n個個(或少于或少于2n個個)輸出，輸出，每個輸出是對應于每個輸出是對應于n個輸入變量的一個最小項。常個輸入變量的一個最小項。常見的譯碼器有見的譯碼器有2-4譯碼器、譯碼器、3-8譯碼器、譯碼器、 4-16譯碼器等。譯碼器等。2.3.2 譯碼器譯碼器E表表2.9 2-4譯碼器功能表譯碼器功能表使能輸輸 入入輸輸 出出選擇選擇B AY0 Y1 Y2 Y310000 0 00 11 01 11 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0 2-4譯碼器邏輯圖譯碼器邏輯圖39 數據選

21、擇器又稱多路選擇器、多路開關，數據選擇器又稱多路選擇器、多路開關，常以常以MUX表示。常用的數據選擇器有表示。常用的數據選擇器有2選選1、4選選1和和8選選1等。等。 2.3.3 數據選擇器數據選擇器數據選擇器示意圖數據選擇器示意圖402.4 時序邏輯電路時序邏輯電路 與組合邏輯電路不同，時序邏輯電路在與組合邏輯電路不同，時序邏輯電路在任意時刻的輸出信號不僅取決于當時的輸任意時刻的輸出信號不僅取決于當時的輸入信號，而且還取決于電路原來的狀態，入信號，而且還取決于電路原來的狀態，或者說，當前的輸出與其歷史狀態有關。或者說，當前的輸出與其歷史狀態有關。 構成時序電路的基本邏輯單元是構成時序電路的基

22、本邏輯單元是觸發器觸發器，它是一種具有信息存儲能力的記憶元件。它是一種具有信息存儲能力的記憶元件。 41觸發器的基本特征觸發器的基本特征觸發器必須具備二個基本特征：觸發器必須具備二個基本特征：n具有兩個能自行保持的穩定狀態，具有兩個能自行保持的穩定狀態，0狀態狀態和和1狀態；狀態；能根據不同的輸入信號將其狀態設置成能根據不同的輸入信號將其狀態設置成0或或1狀態。狀態。 基本基本RS觸發器觸發器 同步同步RS觸發器觸發器 主從觸發器主從觸發器 邊沿觸發器邊沿觸發器 421基本基本RS觸發器觸發器 基本基本RS觸發器的組成觸發器的組成(a) 電路結構電路結構 (b) 邏輯符號邏輯符號 43基本基本

23、RS觸發器功能表觸發器功能表 DSDRQnQn+10 00 01 01 00 10 11 11 101010101狀態不定狀態不定狀態不定狀態不定001101442. 電平觸發方式觸發器電平觸發方式觸發器 同步同步RS觸發器：加入同步信號后，多個觸觸發器：加入同步信號后，多個觸發器在某個時刻同時動作。發器在某個時刻同時動作。(a) 電路結構電路結構 (b) 邏輯符號邏輯符號 45同步同步RS觸發器功能表觸發器功能表CPS RQ nQ n+1011111111 0 00 0 1 0 1 0 0 1 0 1 1 1 1 101010101Q n011100狀態不定狀態不定狀態不定狀態不定463.

24、主從觸發器主從觸發器 主從主從JK觸發器：保證狀態在每個觸發器：保證狀態在每個CP作用期作用期間只變化一次。間只變化一次。 (a) 電路結構電路結構 (b) 邏輯符號邏輯符號 47主從主從JK觸發器功能表觸發器功能表CPJ KQnQn+1 Qn0 0000 0111 0011 0110 1000 1101 1011 11048QQSDRDDCP&G1G2G3G4G5G64. 邊沿觸發器邊沿觸發器 維持阻塞維持阻塞D觸發器：僅在觸發器：僅在CP的上升沿的上升沿(或下降沿或下降沿)時刻才會對輸入信號作出響應。時刻才會對輸入信號作出響應。QQDCPSDRD(a) 電路結構電路結構 (b) 邏輯符號邏

25、輯符號 49維持阻塞維持阻塞D觸發器功能表觸發器功能表CPDQn Qn+1Q n0011502.4.2 寄存器和移位寄存器寄存器和移位寄存器 1. 寄存器寄存器 主要用于存儲指令、暫存數據等。單個觸發器主要用于存儲指令、暫存數據等。單個觸發器只能存儲一位二值代碼，存儲一組只能存儲一位二值代碼，存儲一組N位的二值碼需位的二值碼需要要N個觸發器，即觸發器堆。個觸發器，即觸發器堆。 D觸發器構成的觸發器構成的4位寄存器位寄存器512移位寄存器移位寄存器 移位寄存器具有數據寄存和移位兩個功能。移位寄存器具有數據寄存和移位兩個功能。根據移位方向，移位寄存器可分成左移寄存器、根據移位方向，移位寄存器可分成

26、左移寄存器、右移寄存器和雙向移位寄存器三種。右移寄存器和雙向移位寄存器三種。 D觸發器構成的觸發器構成的4位右向移位寄存器位右向移位寄存器 522.4.3 計數器計數器 計數器能用于對脈沖進行計數、定時、計數器能用于對脈沖進行計數、定時、分頻、產生節拍脈沖及數字運算等。分頻、產生節拍脈沖及數字運算等。 計數器的種類有：同步計數器和異步計計數器的種類有：同步計數器和異步計數器；加法計數器、減法計數器和可逆計數數器；加法計數器、減法計數器和可逆計數器；二進制計數器、十進制計數器、十六進器；二進制計數器、十進制計數器、十六進制計數器等。制計數器等。53十進制同步加法計數器十進制同步加法計數器 在同步

27、計數器中，當時鐘脈沖有效沿到來在同步計數器中，當時鐘脈沖有效沿到來時，觸發器狀態翻轉是同時發生的。時，觸發器狀態翻轉是同時發生的。 十進制同步加法計數器電路十進制同步加法計數器電路54假設計數器的初始狀態為假設計數器的初始狀態為0000，將，將Q3Q2Q1Q0的的16種取值種取值組合代入狀態方程可得狀態轉移表：組合代入狀態方程可得狀態轉移表：現態現態次態次態輸出輸出現態現態次態次態輸出輸出 Q3Q2Q1Q0C Q3Q2Q1Q0C0 0 0 00 0 0 101 0 0 01 0 0 100 0 0 10 0 1 001 0 0 10 0 0 010 0 1 00 0 1 101 0 1 01

28、0 1 100 0 1 10 1 0 001 0 1 10 0 1 010 1 0 00 1 0 101 1 0 01 1 0 100 1 0 10 1 1 001 1 0 10 0 1 010 1 1 00 1 1 101 1 1 01 1 1 100 1 1 11 0 0 001 1 1 10 0 0 01n+13Qn+12Qn+11Qn+10Qn+13Qn+12Qn+11Qn+10Q十進制同步加法計數器狀態轉移表十進制同步加法計數器狀態轉移表552.5 可編程邏輯器件可編程邏輯器件PLD2.5.1 PLD的特點的特點 可編程邏輯器件可編程邏輯器件(Programmable Logic D

29、evice，PLD)是一種通用型器件生產的半是一種通用型器件生產的半定制電路，用戶可以通過對器件編程使之定制電路，用戶可以通過對器件編程使之實現所需的邏輯功能。實現所需的邏輯功能。562.5.2 PLD器件基礎器件基礎PLD由四個部分組成：由四個部分組成：n輸入電路：輸入電路：由緩沖器組成，使輸入信號具有足夠的驅由緩沖器組成，使輸入信號具有足夠的驅動能力，并產生輸入變量的原變量和反變量；動能力，并產生輸入變量的原變量和反變量；n“與陣列與陣列”和和“或陣列或陣列”：器件主體，主要用來實現器件主體，主要用來實現組合邏輯函數。組合邏輯函數。“與陣列與陣列”產生輸入變量的乘積項，產生輸入變量的乘積項

30、，“或陣列或陣列”將將“與陣列與陣列”輸出的乘積項有選擇地進行輸出的乘積項有選擇地進行或運算，形成與或函數式；或運算，形成與或函數式；n輸出電路：輸出電路：提供不同的輸出方式。提供不同的輸出方式。 57PLD內部連接方式內部連接方式(a) 硬線連接硬線連接 (b) 接通連接接通連接 (c) 斷開連接斷開連接58可編程邏輯器件可編程邏輯器件PLD舉例舉例 用用PLD實現邏輯函數的基本原理是基于函實現邏輯函數的基本原理是基于函數的與或表達式，如有函數表達式：數的與或表達式，如有函數表達式：1234Y =ABC=ABC+ABC+ABC+ABCY =AB+AC+BCY =ABD+BCD+BCDY =AC+BC+BD+ABC59PL