1、1目目 錄錄u緒論緒論 （1 1學時）學時）u第第1 1章章 數字系統設計與數字系統設計與EDAEDA技術技術 （2 2學時）學時）u第第2 2章章 PLDPLD器件結構器件結構 （2 2學時）學時）u第第3 3章章 硬件描述語言硬件描述語言Verilog HDLVerilog HDL （3 3學時）學時）u第第4 4章章 EDAEDA設計工具軟件設計工具軟件 （5 5學時）學時）u第第5 5章章 數字電路與數字系統的設計實現數字電路與數字系統的設計實現 （2 2學時）學時）u第第6 6章章 SOPCSOPC開發過程開發過程 （1 1學時）學時）u第第7 7章章 Nios Nios 嵌入式處理

2、器設計嵌入式處理器設計 （2 2學時）學時）理論課共理論課共1818學時學時2問題的提出問題的提出傳統的數字系統設計方法傳統的數字系統設計方法現代的數字系統設計方法現代的數字系統設計方法什么是什么是EDAEDA技術？技術？實例實例演示演示：電子秒表電路的設計：電子秒表電路的設計關于課程關于課程緒緒 論論3問題的提出問題的提出設計一個設計一個電子秒表電路電子秒表電路，使之完成以下功能：，使之完成以下功能：按按0.01s0.01s的步長進行計時；的步長進行計時；具有異步清零和啟動具有異步清零和啟動/ /停止計數功能；停止計數功能；并用數碼管顯示其秒高位、秒低位，百分秒高位、并用數碼管顯示其秒高位、

3、秒低位，百分秒高位、百分秒低位。百分秒低位。為便于顯示，秒和百分秒信號均采用為便于顯示，秒和百分秒信號均采用BCDBCD碼計數方碼計數方式。式。 4問題的提出（續）問題的提出（續） 輸入輸入信號：信號：clk：系統時鐘信號，：系統時鐘信號，f=50MHz；clr：異步清零信號，負脈沖有效；：異步清零信號，負脈沖有效；startstop：啟：啟/停信號，負脈沖有效。停信號，負脈沖有效。 輸出輸出信號：信號：dsec6.0：驅動數碼管，顯示秒高位；：驅動數碼管，顯示秒高位；sec6.0：驅動數碼管，顯示秒低位；：驅動數碼管，顯示秒低位；cn：分鐘的進位信號，接發光二極管，高：分鐘的進位信號，接發光

4、二極管，高有效；有效；secd6.0、secm6.0 分別顯示百分秒高位和百分別顯示百分秒高位和百分秒低位。分秒低位。5解決方案解決方案1 1傳統的數字系統設計方法傳統的數字系統設計方法1. 1. 根據設計要求劃分功能模塊；根據設計要求劃分功能模塊；2. 2. 確定輸入和輸出的關系，畫出確定輸入和輸出的關系，畫出真值表真值表；3. 3. 由真值表寫出由真值表寫出邏輯表達式邏輯表達式；4. 4. 利用公式或卡諾圖進行利用公式或卡諾圖進行人工化簡人工化簡；5. 5. 根據根據化簡后的邏輯表達式化簡后的邏輯表達式畫出電路原理圖畫出電路原理圖；6. 6. 在面包板上進行實驗，在面包板上進行實驗，驗證驗

5、證電路的正確性；電路的正確性；7. 7. 若若無無錯誤，再在透明薄膜上用貼圖符號錯誤，再在透明薄膜上用貼圖符號貼貼PCBPCB圖圖；8. 8. 檢查后送制板廠制板；檢查后送制板廠制板；9. 9. 對對PCBPCB板進行安裝、調試，若有大的錯誤，修改設計，板進行安裝、調試，若有大的錯誤，修改設計，重復以上過程，重新制板。重復以上過程，重新制板。搭積木的方式！搭積木的方式！基于基于電路板電路板的設計方法的設計方法采用固定功能的器件采用固定功能的器件（通用型器件），通過設計（通用型器件），通過設計電路板電路板來實現系統功能來實現系統功能6傳統的數字系統設計方法的傳統的數字系統設計方法的缺點缺點效率低

6、下效率低下所有這一切，幾乎都是手工所有這一切，幾乎都是手工完成！完成！設計周期很長；設計周期很長；容易出錯；容易出錯；芯片種類多，數量大，受市場的限制；芯片種類多，數量大，受市場的限制；設計靈活性差；設計靈活性差；產品體積大。產品體積大。7解決方案解決方案2 2現代的數字系統設計方法現代的數字系統設計方法 首先在計算機上安裝首先在計算機上安裝EDAEDA軟件，它們能幫助設計者自動軟件，它們能幫助設計者自動完成幾乎所有的設計過程；再完成幾乎所有的設計過程；再選擇合適的選擇合適的PLDPLD芯片，可芯片，可以在一片芯片中實現整個數字系統。以在一片芯片中實現整個數字系統。基于基于芯片芯片的設計方法的

7、設計方法采用采用PLDPLD（可編程邏輯器件），（可編程邏輯器件），利用利用EDAEDA開發工具，通過開發工具，通過芯片芯片設計來實現系統功能。設計來實現系統功能。EDA軟件軟件空白空白PLD+數字系統數字系統編程編程8現代的數字系統設計方法（續現代的數字系統設計方法（續1 1）1. 1.根據設計要求劃分功能模塊根據設計要求劃分功能模塊2. PLD2. PLD開發（利用開發（利用EDAEDA工具）工具）（1 1）設計輸入設計輸入：采用采用硬件描述語言硬件描述語言（HDLHDL），用條件語句用條件語句或賦值或賦值語句語句表示輸入和輸出的邏輯關系，將整個程序輸入到計算機中；表示輸入和輸出的邏輯關系

8、，將整個程序輸入到計算機中；（2 2）設計的編譯設計的編譯：EDAEDA工具可自動進行工具可自動進行邏輯綜合邏輯綜合，將功能描述轉，將功能描述轉換為門級描述，或轉換成具體換為門級描述，或轉換成具體PLDPLD的網表文件，將網表文件自動的網表文件，將網表文件自動適配到具體芯片中進行適配到具體芯片中進行布局布線布局布線；（3 3）功能仿真功能仿真和和時序仿真時序仿真；（4 4）編程下載編程下載到實際芯片中，在實驗臺上進行驗證；到實際芯片中，在實驗臺上進行驗證；（5 5）在每一階段若）在每一階段若有問題，有問題，可可在計算機上直接修改設計，重復以在計算機上直接修改設計，重復以上過程。上過程。9現代的

9、數字系統設計方法（續現代的數字系統設計方法（續2 2）3. 3. 設計包含設計包含PLDPLD芯片的電路板芯片的電路板（1）在計算機上利用）在計算機上利用EDA軟件畫軟件畫電路原理圖電路原理圖；（2） 進行電氣規則檢查無誤后，自動生成網表文件；進行電氣規則檢查無誤后，自動生成網表文件；（3） 利用利用EDA軟件畫軟件畫PCB圖圖，自動布線；，自動布線；（4） 自動進行設計規則檢查，無誤后輸出文件，制板。自動進行設計規則檢查，無誤后輸出文件，制板。 優點優點：效率高效率高所有這一切，幾乎都是借助計算機利所有這一切，幾乎都是借助計算機利用用EDAEDA軟件軟件自動自動完成！完成！容易檢查錯誤，便于

10、修改；容易檢查錯誤，便于修改；設計周期短、成功率很高設計周期短、成功率很高 ；產品體積小。產品體積小。10什么是什么是EDAEDA技術？技術？ EDAEDA（Electronic Design AutomationElectronic Design Automation，電子設計自動化），電子設計自動化）是在計算機的輔助下完成電子產品設計的一種先進的是在計算機的輔助下完成電子產品設計的一種先進的硬件設計技術！硬件設計技術！ 是立足于計算機工作平臺開發出來的一整套先進的設是立足于計算機工作平臺開發出來的一整套先進的設計電子系統的計電子系統的軟件工具軟件工具。計算機并口計算機并口器件編程接口器件編

11、程接口PCB BoardPCB BoardPLD編程目編程目標文件標文件11EDAEDA技術的范疇技術的范疇模擬電路模擬電路數字電路數字電路混合電路混合電路設計輸入設計輸入邏輯綜合邏輯綜合仿真仿真編程下載編程下載本課程內容本課程內容！12學習學習EDA到到底有什么用底有什么用呢？呢？真有趣，可以按自己的想法設計一個芯片！真有趣，可以按自己的想法設計一個芯片！我也要參加全國大學我也要參加全國大學生電子設計競賽！生電子設計競賽！呀，畢業設計和馮如杯正好能用得上哎！呀，畢業設計和馮如杯正好能用得上哎！原來在一個芯片里就可以設計原來在一個芯片里就可以設計一個完整的計算機系統呀！一個完整的計算機系統呀！

12、找工作時也算得上一技之長哦！找工作時也算得上一技之長哦！13本課程要學習的本課程要學習的PLDPLD設計設計EDAEDA工具軟件工具軟件1. Quartus 1. Quartus 美國美國Altera公司公司自行設計的第四代自行設計的第四代PLD開發軟件開發軟件目前版本：目前版本：5.1可以完成可以完成PLD的設計輸入、邏輯綜合、布局與布線、仿真、的設計輸入、邏輯綜合、布局與布線、仿真、時序分析、器件編程的全過程時序分析、器件編程的全過程同時還支持同時還支持SOPC（可編程片上系統）設計開發（可編程片上系統）設計開發2. ModelSim2. ModelSim 美國美國Mentor Graph

13、ics公司的子公司公司的子公司Model Technology開發開發的仿真工具的仿真工具 目前版本：目前版本：6.0 業界使用最廣泛的業界使用最廣泛的HDL語言仿真器之一語言仿真器之一 支持支持VHDL、Verilog HDL或混合或混合HDL語言設計語言設計 仿真仿真功能強大功能強大，仿真，仿真速度快速度快！14實例演示實例演示 ：電子秒表電路的設計：電子秒表電路的設計 假設系統時鐘為假設系統時鐘為50MHz50MHz， PLDPLD器件為器件為EP1S10F780C6EP1S10F780C6。 設計思路設計思路采用自頂向下的設計方法：采用自頂向下的設計方法：需要兩個分頻器分頻器，將50M

14、Hz分頻為10KHz，將10KHz分頻為100Hz；需要一個BCDBCD碼計數器碼計數器，可分別對秒和百分秒位循環計數；需要一個譯碼器譯碼器，將BCD計數器的輸出譯碼為7段顯示器的7段輸入。15系統功能框圖系統功能框圖bdsec3.0clk_50MHzclk_10KHz分頻器分頻器1BCD計數器計數器譯碼器譯碼器譯碼器譯碼器bsec3.0dsec6.0sec6.0cnclrT觸發器觸發器startstop與門與門分頻器分頻器2clk_100Hzbsecd 3.0bsecm3.0譯碼器譯碼器譯碼器譯碼器secd6.0secm6.016采用采用Quatus Quatus 的的PLDPLD設計方法設

15、計方法千萬記住千萬記住哦！哦！1 1. 首先在資源管理器下創建一個工作目錄。2 2. 在Quatus 中創建一個工程。3 3. 子模塊設計：每個模塊可以用HDL語言描述，對每個模塊進行編譯、仿真，通過后然后生成模塊符號。4 4.頂層設計：創建一個頂層圖形文件，將各模塊符號放到圖中，添加輸入、輸出引腳，連線；編譯，仿真。5 5. 給輸入、輸出引腳分配引腳號碼，編程下載。工作目錄和工程名工作目錄和工程名不能有空格和漢字！不能有空格和漢字！17演演 示示 第第1 1步步：在資源管理器下：在資源管理器下創建一個工作目錄創建一個工作目錄second。 第第2 2步步：啟動：啟動Quatus II，執行菜

16、單命令，執行菜單命令“ File New Project Wizard”，創建一個工程，工程名為，創建一個工程，工程名為second。 若要打開一個已有的工程，則執行若要打開一個已有的工程，則執行“ File Open Project ”命令。命令。 第第3 3步步：設計子模塊：設計子模塊（1 1）執行菜單命令“ File NewFile New”，新建一個文本文件clkdiv100 .vclkdiv100 .v，采用Verilog HDL語言描述；（2 2）存盤；（3 3）指定該子模塊為頂層實體，執行 “Processing Processing Start CompilationStart

17、 Compilation”命令，對其進行全編譯。最好每個工程都有最好每個工程都有自己的工作目錄！自己的工作目錄！18module clkdiv100 (clr,clkin,clkout,count); input clr,clkin; / 輸入端口聲明輸入端口聲明 output clkout,count; / 輸出端口聲明輸出端口聲明 reg6:0 count; reg clkout; always (posedge clkin or negedge clr) begin if (!clr) count=0; / 異步清零！低有效異步清零！低有效 子模塊設計子模塊設計100100分頻器分頻器

18、模塊模塊1 1 10KHz 10KHz到到100Hz100Hz的分頻電路（采用的分頻電路（采用Verilog HDLVerilog HDL語言描述）語言描述）(2) I/O說明說明(1) 端口定義端口定義模塊名模塊名(同文件名同文件名)(3) 功能描述功能描述19子模塊設計子模塊設計100100分頻器（續）分頻器（續） else if (count6:0=99) begin clkout=1; / clkout只在計數值為只在計數值為99時為時為1 count6:0=0; end else begin clkout=0; / clkout在其他時候都為在其他時候都為0 count6:0=cou

19、nt6:0+1; end endendmodule續前頁續前頁20子模塊設計子模塊設計BCDBCD計數器計數器 模塊模塊2 2 BCD BCD計數器計數器module bcdcnt(dsec,sec,secd,secm,cn,clkin,clr); input clkin,clr; /Tclkin = 0.01s output3:0 dsec,sec,secd,secm; output cn; /秒高位向分鐘的進位秒高位向分鐘的進位 reg3:0 dsec,sec,secd,secm; reg cn; always (posedge clkin or negedge clr) begin if

20、 (!clr) /（1）異步清零！）異步清零！ begin cn=0; /進位信號也必須清零！進位信號也必須清零！ dsec3:0=0; sec3:0=0; secd3:0=0; secm3:0=0; end 21子模塊設計子模塊設計BCDBCD計數器（續計數器（續1 1）續前頁續前頁else /（2）計數，采用）計數，采用4個個if語句的嵌套語句的嵌套 begin if(secm3:0=9) /百分秒低位是否為百分秒低位是否為9？ begin secm3:0=0; if(secd3:0=9) /百分秒高位是否為百分秒高位是否為9？ begin secd3:0=0; if(sec3:0=9)

21、/秒低位是否為秒低位是否為9？ begin sec3:0=0; if(dsec3:0=5) /秒高位是否為秒高位是否為5？ dsec3:0=0; else dsec3:0=dsec3:0+1; end else sec3:0=sec3:0+1; end else secd3:0=secd3:0+1; end else secm3:0=secm3:0+1;22子模塊設計子模塊設計BCDBCD計數器（續計數器（續2 2）續前頁續前頁/（3）產生向分鐘的進位信號）產生向分鐘的進位信號 if (dsec3:0=5)&(sec3:0=9)&(secd3:0=9)&(secm3:0

22、=9) cn=1; else cn Simulation ToolTools Simulation Tool”命令，打開仿真器工具窗口； 單擊StartStart按鈕，開始仿真。bcdcnt.vwfbcdcnt.vwf24創建模塊符號創建模塊符號（5 5）創建模塊符號 仿真通過后，仿真通過后，執行“File Create/Update Create File Create/Update Create Symbol Files for Current FileSymbol Files for Current File”菜單命令，創建模塊符號（文件后綴為.bsf.bsf）。25子模塊設計子模塊設計

23、7 7段碼譯碼器段碼譯碼器 模塊模塊3 3 7 7段段LEDLED顯示器顯示器( (共陽極）譯碼器。共陽極）譯碼器。 module p7seg(out,data); input 3:0data ; /7段顯示器輸入段顯示器輸入 output 6:0 out; /7段顯示器字段輸出段顯示器字段輸出 out6:0相當于相當于a,b,c,d,e,f,g reg 6:0 out; always (data ) case (data) 4d0: out = 7b0000001 ; 4d1: out = 7b1001111 ; 4d2: out = 7b0010010 ; 4d3: out = 7b000

24、0110 ; 4d4: out = 7b1001100 ; 4d5: out = 7b0100100 ; casecase語句適于語句適于對對同一個同一個控制控制信號取不同的信號取不同的值時，輸出取值時，輸出取不同的值！不同的值！26子模塊設計子模塊設計7 7段碼譯碼器（續）段碼譯碼器（續） 4d6: out = 7b0100000 ; 4d7: out = 7b0001111 ; 4d8: out = 7b0000000 ; 4d9: out = 7b0000100 ; default:out Assignment EditorAssignnments Assignment Editor”菜

25、單命令Assignment Assignment EditorEditor30引腳鎖定（續）引腳鎖定（續）second_download.bdf31編程下載編程下載（2 2）將該圖形文件設置為）將該圖形文件設置為頂層實體頂層實體，編譯，則生成編程目標，編譯，則生成編程目標文件文件second.sofsecond.sof文件（文件（編程目標文件自動與其工程同名）編程目標文件自動與其工程同名）；（3 3）編程下載；）編程下載； 執行“Tools ProgrammerTools Programmer”命令，在編程器窗口中 選中“Program/ConfigureProgram/Configure”復

26、選框；單擊StartStart按鈕，開始編程下載。若完成編程，則在Message窗口中顯示“Configuration Configuration succeededsucceeded”。（4 4）在線校驗。）在線校驗。 利用實驗板上的按鈕，模擬啟動計數、暫停計數和繼續計數，以及異步清零功能 ，然后觀察數碼管和LED的顯示，看是否與預定的功能相符。PLDPLD器件和器件和EDAEDA技術的出現改變了技術的出現改變了傳統的數字系統設計思想，使硬件傳統的數字系統設計思想，使硬件設計變得簡單、高效！設計變得簡單、高效！32本課程主要學習本課程主要學習基于可編程邏輯器件基于可編程邏輯器件（Progra

27、mmable Logic Device，PLD）的）的EDA技術技術和和SOPC(System on Programmable Chip，可編程片上系統，可編程片上系統) 技術。技術。本課程包括理論教學和實驗教學兩大部分。本課程包括理論教學和實驗教學兩大部分。理論教學共包括理論教學共包括7章章，以應用為主，按照，以應用為主，按照“技術技術器件器件設計語言設計語言設計軟件設計軟件實例實例”的順序介紹當前的順序介紹當前PLD設設計的主導思想及設計方法，在最后兩章簡要介紹計的主導思想及設計方法，在最后兩章簡要介紹SOPC設計方法。設計方法。學分：學分：2.5學時學時：理論課：理論課18學時學時 +

28、實驗課實驗課28學時學時 先修課程先修課程：數字電子技術，計算機接口與通信技術：數字電子技術，計算機接口與通信技術課程簡介課程簡介33實驗教學內容實驗教學內容 自自 學學時鐘分頻電路時鐘分頻電路按鈕消抖電路按鈕消抖電路卡式電話計費器卡式電話計費器電子搶答器電子搶答器FIRFIR濾波器濾波器4 4位算術邏輯單元位算術邏輯單元鍵盤控制器鍵盤控制器鼠標控制器鼠標控制器RS232RS232的控制電路的控制電路 必必 做做電子秒表電路電子秒表電路樂曲演奏電路樂曲演奏電路數碼管掃描顯示電路數碼管掃描顯示電路交通紅綠燈控制器交通紅綠燈控制器電子日歷與電子時鐘電子日歷與電子時鐘電梯控制器電梯控制器VGAVGA

29、顯示器的控制電路顯示器的控制電路基于基于SOPCSOPC的的電子鐘設計電子鐘設計 34教學目標教學目標 拓寬知識面，深化對數字電子技術和計算機接口與拓寬知識面，深化對數字電子技術和計算機接口與通信技術等知識的理解；通信技術等知識的理解；熟練掌握熟練掌握Verilog HDLVerilog HDL硬件描述語言；硬件描述語言；能夠采用各種輸入方法，綜合使用多種能夠采用各種輸入方法，綜合使用多種EDAEDA工具軟工具軟件，進行件，進行PLDPLD的設計、編譯、仿真及下載，掌握的設計、編譯、仿真及下載，掌握EDAEDA設計的基本原理和方法；設計的基本原理和方法；熟練應用熟練應用EDAEDA技術進行基于

30、技術進行基于PLDPLD的數字系統的設計與的數字系統的設計與開發；開發；能夠熟練進行能夠熟練進行SOPCSOPC的設計的設計。351.基于FPGA的嵌入式系統設計 任愛鋒等編著，西安電子科技大學出版社，20042.EDA實驗指導書，自編 教材教材 （1 1）數字系統設計與Verilog HDL 王金明、楊吉斌編著，電子工業出版社，2002（2 2） SOPC技術實用教程 潘松等編著，清華大學出版社，2005（3 3） 從算法設計到硬線邏輯的實現復雜數字邏輯系統的Verilog HDL設計技術和方法 夏宇聞編著，高等教育出版社，2001 （4 4）從算法設計到硬線邏輯的實現實驗練習與Verilo

31、g 語法手冊 夏宇聞編著，高等教育出版社，2001主要參考書主要參考書36課程考核課程考核考核方式：大作業（獨立完成） 實驗理論課考試（閉卷）成 績：大作業4545 實驗成績4040 理論課考試1515 371.1 1.1 數字系統的設計數字系統的設計1.2 EDA1.2 EDA技術與技術與PLDPLD1.3 IP1.3 IP核復用技術與核復用技術與SOCSOC1.4 1.4 數字系統的實現方式數字系統的實現方式1.5 1.5 數字系統的設計描述方法數字系統的設計描述方法 第第1 1章章 數字系統設計與數字系統設計與EDAEDA技術技術381.1 1.1 數字系統的設計數字系統的設計一、數字系

32、統的概念一、數字系統的概念二、傳統的數字系統設計方法二、傳統的數字系統設計方法三、現代的數字系統設計方法三、現代的數字系統設計方法391.1 1.1 數字系統的設計數字系統的設計一、數字系統的概念一、數字系統的概念 電子系統電子系統1. 1. 數字系統數字系統凡是可完成一個特定功能的完整的電子裝置。由一組電子元件或基本電子單元電路相互連接、相互作用而形成的電路整體，能按特定的控制信號，去執行所設想的功能。 模擬電子系統 數字（電子）系統 模擬-數字混合電子系統 401.1 1.1 數字系統的設計數字系統的設計 模擬電子系統模擬電子系統由若干模擬集成電路、單元電路和分立元器件組成，對模擬信號進行

33、檢測、處理、變換和產生的電子系統。 數字（電子）系統數字（電子）系統由若干數字電路和邏輯部件組成，處理及傳送數字信號。凡是利用數字技術對數字信息進行處理、傳輸的電子系統。工作穩定可靠，抗干擾能力強；精確度高；便于大規模集成，易于實現小型化；便于模塊化；便于加密、解密。411.1 1.1 數字系統的設計數字系統的設計 模擬模擬- -數字混合電子系統數字混合電子系統由模擬電子電路和數字電子電路組成的電子系統。 主要用于過程控制和各種儀器儀表中，完成對如溫度、壓力、流量、速度等物理量的測量、控制和顯示等。溫度溫度電壓電壓大信號大信號數字數字信號信號控制控制信號信號模擬模擬信號信號圖圖1-1 1-1

34、水溫自動控制系統水溫自動控制系統 421.1 1.1 數字系統的設計數字系統的設計 數字電路數字電路：對數字信號進行算術運算和邏輯運算的電路。 數字集成電路數字集成電路：在一塊半導體基片上，把眾多的數字電路基本單元制作在一起形成的數字電路 。 數字集成電路按集成度分數字集成電路按集成度分 每塊包含基本元件數每塊包含基本元件數小規模集成電路SSIC， 10 100個；中規模集成電路MSIC， 100 1000個；大規模集成電路LSIC， 1000 10000個；超大規模集成電路VLSIC， 10000個以上。 2. 2. 數字集成電路數字集成電路431.1 1.1 數字系統的設計數字系統的設計

35、按邏輯功能的特點分按邏輯功能的特點分：（1 1）通用型通用型：具有很強的通用性，邏輯功能較簡單，且固定不變。（2 2）專用型專用型：即專用集成電路ASIC（Application Specific Integrated Circuit），為某種專門用途而設計的集成電路。 數字系統的發展得益于數字系統的發展得益于數字器件數字器件和和集成技術集成技術的發展。的發展。摩爾定律（摩爾定律（MooreMoores laws law）：每每1818個月個月，芯片集成度提高，芯片集成度提高1 1倍，功耗下降一半。倍，功耗下降一半。441.1 1.1 數字系統的設計數字系統的設計 SSICMSIC LSIC

36、VLSIC SOC（System On Chip片上系統）片上系統）SOPC（System On a Programmable Chip，可編程片上系統），可編程片上系統）3. 3. 數字器件的發展數字器件的發展4. 4. 集成（集成（ICIC，Integrated CircuitsIntegrated Circuits）技術的發展）技術的發展 芯片的工藝線寬越來越小芯片的工藝線寬越來越小 從從19971997年的年的0.350.35 m m，發展到現在的，發展到現在的90nm90nm。 設計周期越來越短設計周期越來越短 19971997年時需要年時需要12121818月，現在可能只需要半年甚

37、至更短！月，現在可能只需要半年甚至更短！ 集成度越來越高集成度越來越高 從從19971997年的年的2020萬萬5050萬門，發展到現在的幾千萬門。萬門，發展到現在的幾千萬門。451.1 1.1 數字系統的設計數字系統的設計 最具有代表性的最具有代表性的IC芯片：芯片：微控制芯片（MCU，Micro Control Unit）可編程邏輯器件（PLD，Programmable Logic Device） 數字信號處理器（DSP，Digital Signal Processor）大規模存儲芯片（RAM/ROM，Random Access Memory/Read Only Memory）光電集成芯片

38、（OEIC，Optical Electronic IC） 以上這些器件構成了現代以上這些器件構成了現代數字系統的基石。數字系統的基石。461.1 1.1 數字系統的設計數字系統的設計二、二、傳統傳統的數字系統設計方法的數字系統設計方法n基于基于電路板電路板采用固定功能器件（通用型器采用固定功能器件（通用型器件），通過設計件），通過設計電路板電路板來實現系統功能來實現系統功能寫出真值表或狀態表推出邏輯表達式化簡邏輯電路圖用小規模邏輯器件來實現采用自下而上（Bottom Up）的設計方法采用通用型邏輯器件搭積木式的方式 在系統硬件設計的后期進行仿真和調試 主要設計文件是電路原理圖 471.1 1.

39、1 數字系統的設計數字系統的設計三、三、現代現代的數字系統設計方法的數字系統設計方法 基于基于芯片芯片采用采用PLDPLD，利用，利用EDAEDA開發工具，開發工具，通過通過芯片芯片設計來設計來實現系統功能。實現系統功能。計算機計算機+EDA軟件軟件空白空白PLD+ 數字系統數字系統通常采用自上而下（Top Down）的設計方法采用可編程邏輯器件 在系統硬件設計的早期進行仿真主要設計文件是用硬件描述語言編寫的源程序降低了硬件電路設計難度自行定義器件內部的邏輯和引腳寫出真值表或狀態表 EDA開發工具自動進行邏輯綜合 模擬仿真編程下載到PLD中481.1 1.1 數字系統的設計數字系統的設計特特

40、點點傳統方法傳統方法現代方法現代方法采用器件采用器件通用型器件PLD設計對象設計對象電路板芯片設計方法設計方法自下而上自上而下仿真時期仿真時期系統硬件設計后期系統硬件設計早期主要設計文件主要設計文件電路原理圖HDL語言編寫的程序表表1-1 1-1 數字系統的兩種設計方法比較數字系統的兩種設計方法比較491.1 1.1 數字系統的設計數字系統的設計1. 1.自上而下的設計（自上而下的設計（Top DownTop Down）占據主導地位 輔助的設計手段 功能模塊劃分子模塊設計系統級設計系統級設計功能級描述功能級描述功能仿真功能仿真門級描述門級描述時序仿真時序仿真若仿真未通若仿真未通過，則需修過，則

41、需修改設計！改設計！2.2.自下而上的設計（自下而上的設計（Bottom UpBottom Up）設計基本單元設計基本單元構成子模塊構成子模塊子系統子系統系統系統501.2 EDA1.2 EDA技術與技術與PLDPLD一、一、EDAEDA技術技術二、什么是二、什么是PLDPLD？三、三、PLDPLD的發展演變的發展演變四、四、EDAEDA技術與技術與PLDPLD的關的關系系511.2 EDA1.2 EDA技術與技術與PLDPLD一、一、EDAEDA技術技術1 1什么是什么是EDAEDA技術？技術？ EDAEDA：Electronic Design AutomationElectronic De

42、sign Automation（電子設計自動化）（電子設計自動化） 是在是在電子產品電子產品的設計開發工作中使用的設計開發工作中使用計算機計算機和和計算機網絡計算機網絡作為輔助工具以提高工作效率的技術。作為輔助工具以提高工作效率的技術。是立足于計算機工作平臺開發出來的一整套先進的設計電子系統的軟件工具。是在計算機的輔助下完成電子產品設計方案的輸入、處理、仿真和下載的一種硬件設計技術。是微電子技術中的核心技術之一，是現代集成系統設計的重要方法。521.2 EDA1.2 EDA技術與技術與PLDPLD2 2EDAEDA技術的歷史技術的歷史 以計算機科學、微電子技術的發展為基礎 匯集了計算機圖形學、

43、拓撲學和計算數學等學科的最新成果（1 1）CADCAD（Computer-Aided DesignComputer-Aided Design）階段（）階段（1964197819641978）“上帝時代”最早的EDA技術：電路模擬、邏輯模擬、MOS同步和模擬、PCB布局、線路布線和標準電池等技術 只能進行PCB板布局布線和簡單版圖繪制531.2 EDA1.2 EDA技術與技術與PLDPLD（2 2）CAECAE（Computer-Aided EngineeringComputer-Aided Engineering）階段（）階段（1978199719781997）“英雄時代”電子CAD工具逐步完

44、善，單點工具集成化并從技術上向CAE過渡：誕生了先進的布局和布線、邏輯綜合、HDL語言、模擬加速器和仿真器以及高級綜合等技術（3 3）EDAEDA階段（階段（19931993現在）現在）“人性時代” 微電子工藝飛速發展，工藝水平已達到深亞微米級；晶體管集成度提高到百萬門甚至千萬門級；因特網開始進入廣泛應用階段，工程師們開始設計系統級芯片(systems-on-chip)EDA技術發展到物理校驗、布局、邏輯綜合、模擬設計以及軟件/硬件協同設計。 EDA技術已成為電子設計的重要工具 EDAEDA技術受制造技術驅動而發展技術受制造技術驅動而發展 隨微電子技術、計算機技術而發展隨微電子技術、計算機技術

45、而發展541.2 EDA1.2 EDA技術與技術與PLDPLD3 3現代現代EDAEDA技術的特點技術的特點 特征特征：采用高級語言描述，具有系統級仿真和綜合能力：采用高級語言描述，具有系統級仿真和綜合能力（1 1）采用硬件描述語言采用硬件描述語言HDLHDL（Hardware Description LanguageHardware Description Language）v 與原理圖設計方法相比：與原理圖設計方法相比：更適于描述大規模的系統在抽象的層次上描述系統的結構與功能v 采用采用HDLHDL的的優點優點：語言的公開可利用性設計與工藝的無關性寬范圍的描述能力系統級、算法級、RTL級、

46、門級、開關級便于組織大規模系統的設計便于設計的復用、交流、保存與修改551.2 EDA1.2 EDA技術與技術與PLDPLD（2 2）高層綜合和優化高層綜合和優化支持系統級的綜合與優化。綜合綜合：通過EDA工具把用HDL語言描述的模塊自動轉換為用門級電路網表表示的模塊，即將電路映射到器件的專用基本結構。優化優化：采用優化算法，將設計簡化，去除冗余項，提高系統運行速度。（3 3）并行工程并行工程定義定義：一種系統化的、集成化的、并行的產品及相關過程（指制造和維護）的開發模式。現代EDA工具建立了并行工程框架結構的開發環境，支持多人同時并行進行設計。一種軟件平臺結構（4 4）開放性和標準化開放性和

47、標準化開放性開放性： EDA工具只要具有符合標準的開放式框架結構，就可以接納其他廠商的EDA工具一起進行設計資源共享標準化標準化：隨著設計數據格式標準化EDA框架標準化，即在同一個工作站上集成各具特色的多種EDA工具，它們能夠協同工作。 561.2 EDA1.2 EDA技術與技術與PLDPLD4 4EDAEDA技術的范疇和應用技術的范疇和應用 可分為可分為系統級系統級、門級門級和和物理實現級物理實現級三個層次的輔助設計過程三個層次的輔助設計過程 涵蓋了從系統級設計到版圖設計的全過程涵蓋了從系統級設計到版圖設計的全過程，涉及電子電路設涉及電子電路設計的各個領域：計的各個領域：IC版圖設計版圖設計

48、PLD開發開發電路（原理）設計電路（原理）設計 模擬電路 數字電路 混合電路 高速電路PCB板設計板設計本課程內容本課程內容571.2 EDA1.2 EDA技術與技術與PLDPLD5 5EDAEDA技術發展的現狀技術發展的現狀EDAEDA技術在進入技術在進入2121世紀后，得到了更大的發展，突出表現在以下幾世紀后，得到了更大的發展，突出表現在以下幾個方面：個方面：使電子設計成果以自主知識產權的方式得以明確表達和確認成使電子設計成果以自主知識產權的方式得以明確表達和確認成為可能；為可能；在在設計設計和和仿真仿真兩方面支持標準硬件描述語言的功能強大的兩方面支持標準硬件描述語言的功能強大的EDA軟件

49、軟件不斷推出。不斷推出。電子技術全方位納入電子技術全方位納入EDA領域；領域；EDA使得電子領域各學科的界限更加模糊，更加互為包容；使得電子領域各學科的界限更加模糊，更加互為包容；更大規模的更大規模的FPGA和和CPLD器件不斷推出；器件不斷推出；基于基于EDA工具的工具的ASIC設計標準單元設計標準單元已涵蓋大規模電子系統及已涵蓋大規模電子系統及IP核模塊；核模塊；軟硬件軟硬件IP核核在電子行業的產業領域、技術領域和設計應用領域在電子行業的產業領域、技術領域和設計應用領域得到進一步確認；得到進一步確認；SoC高效低成本設計技術的成熟。高效低成本設計技術的成熟。581.2 EDA1.2 EDA

50、技術與技術與PLDPLD6 6EDAEDA技術的發展方向技術的發展方向（1 1）將沿著智能化、高性能、高層次綜合方向發展將沿著智能化、高性能、高層次綜合方向發展（2 2）支持軟硬件協同設計支持軟硬件協同設計芯片和芯片工作所需的應用軟件同時設計，同時完成。采用協同設計，可以及早發現問題，保證一次設計成功，縮短開發周期，這在設計大系統時尤為重要。 （3 3）采用描述系統的新的設計語言采用描述系統的新的設計語言這種語言統一對硬件和軟件進行描述和定義，從開始設計功能參數的提出直至最終的驗證。能夠使設計過程一體化；設計效率更高；而且必須從現存的方法學中深化出來。 （4 4） 推出更好的仿真和驗證工具推出

51、更好的仿真和驗證工具隨著單一芯片上邏輯門數量超過百萬門，對設計的驗證工作將變得比設計任務本身還要艱難。591.2 EDA1.2 EDA技術與技術與PLDPLD二、什么是二、什么是PLDPLD？1 1什么是什么是PLDPLD？ PLDPLD：Programmable Logic DeviceProgrammable Logic Device，可編程邏輯器件，可編程邏輯器件是用戶可自行定義其邏輯功能的一種專用集成電路（ASIC）。 作為一種通用型器件生產，作為一種通用型器件生產，但但其邏輯功能由用戶通過器件編程其邏輯功能由用戶通過器件編程自行設定。自行設定。 PLDPLD是一種數字集成電路的是一種

52、數字集成電路的半成品半成品，在它的芯片上按照一定的，在它的芯片上按照一定的排列方式集成了大量的門和觸發器等基本邏輯元件，使用者可排列方式集成了大量的門和觸發器等基本邏輯元件，使用者可以利用某種開發工具對它進行加工，等于把片內的元件連接起以利用某種開發工具對它進行加工，等于把片內的元件連接起來，使它完成某個邏輯電路或系統功能，成為一個可以在實際來，使它完成某個邏輯電路或系統功能，成為一個可以在實際電子系統中使用的專用集成電路。電子系統中使用的專用集成電路。PLD集中了通用型集中了通用型器件和器件和ASIC的優的優點！點！601.2 EDA1.2 EDA技術與技術與PLDPLD2 2PLDPLD的

53、特點的特點（1 1）編程方便編程方便：利用開發工具，用戶可反復編程、擦除，修改設計方便 （2 2）集成度高集成度高：單片邏輯門數已達數十萬門甚至上百萬門（3 3）速度快速度快（4 4）價格低價格低（5 5）開發周期短開發周期短：EDA開發工具齊全，設計人員在很短時間內可完成電路設計的輸入、編譯、仿真和編程，大大縮短了開發周期。 611.2 EDA1.2 EDA技術與技術與PLDPLD三、三、PLDPLD的發展演變的發展演變 發展于發展于20世紀世紀70年代初。年代初。 主要有主要有FPLA、PAL、GAL、CPLD和和FPGA等。等。器件器件含義含義出現時期出現時期FPLA現場可編程邏輯陣列2

54、0世紀70年代初PAL可編程陣列邏輯20世紀70年代末期GAL通用陣列邏輯20世紀80年代初期CPLD復雜可編程邏輯器件20世紀80年代中期FPGA現場可編程門陣列20世紀80年代中期表表1-2 PLD1-2 PLD的發展演變的發展演變621.2 EDA1.2 EDA技術與技術與PLDPLD 工藝線寬工藝線寬：由于生產工藝的發展，：由于生產工藝的發展，PLD集成電路的工藝集成電路的工藝線寬可達到線寬可達到0.35 m（1997年），年），0.15 m（2001年），年）， 0.13 m（2002、2003年），年）， 0.1 m（2004年）；年）； 90nm（2005年）；目前年）；目前半導

55、體公司半導體公司正重點研發正重點研發60nm工藝。工藝。 集成度集成度：在一塊硅片上可集成上千萬個以上邏輯門。：在一塊硅片上可集成上千萬個以上邏輯門。 速度速度：器件的速度指標：器件的速度指標，FPGA的門延時的門延時3ns，CPLD的系統速度的系統速度180MHz。 工藝手段工藝手段：CMOS工藝在速度上超過雙極型工藝，成為工藝在速度上超過雙極型工藝，成為PLD的主要工藝手段。的主要工藝手段。 631.2 EDA1.2 EDA技術與技術與PLDPLD四、四、EDAEDA技術與技術與PLDPLD的關系的關系 PLDPLD的應用開發過程中貫穿著的應用開發過程中貫穿著EDAEDA技術的應用技術的應

56、用原始設計輸入原始設計輸入EDAEDA開發軟件開發軟件器件配置信息器件配置信息PLDPLD硬件設備硬件設備PLDPLD在在編程靈活性編程靈活性、容量容量與與速度速度等方面達到了相當高的水平，可在一個器等方面達到了相當高的水平，可在一個器件中實現具有相當規模的、完整、高速的數字系統。件中實現具有相當規模的、完整、高速的數字系統。EDAEDA開發工具也十分成熟高效，可使用開發工具也十分成熟高效，可使用HDLHDL語言、電路圖、波形圖等多種語言、電路圖、波形圖等多種方法進行設計輸入，并進行綜合、仿真與編程。方法進行設計輸入，并進行綜合、仿真與編程。 PLDPLD廣泛應用于廣泛應用于產品開發產品開發、

57、原型設計原型設計、小批量小批量生產生產中。中。 隨著隨著PLDPLD成本和功耗不斷降低、性能大幅度提成本和功耗不斷降低、性能大幅度提高，高，PLDPLD開始取代開始取代高端高端 ASICASIC、DSPDSP和和微處理器微處理器。641.3 IP1.3 IP核復用技術與核復用技術與SOCSOC一、一、IPIP核復用技術核復用技術二、片上系統二、片上系統SOCSOC三、可編程片上系統三、可編程片上系統SOPCSOPC651.3 IP1.3 IP核復用技術與核復用技術與SOCSOC一、一、IPIP核復用技術核復用技術1 1IPIP與與IPIP核核（Intellectual PropertyInte

58、llectual Property）原意為知識產權、著作權，在IC設計領域指實現某種功能的設計。完成某種功能的虛擬電路模塊。又稱為虛擬部件虛擬部件（VC，Virtual Component）。它是以HDL語言描述的構成VLSI中各種功能單元的軟件群。（IPIP模塊）模塊）IPIP核分為：軟核、硬核及固核核分為：軟核、硬核及固核661.3 IP1.3 IP核復用技術與核復用技術與SOCSOC（1 1）軟核（）軟核（Soft CoreSoft Core）定義：功能經過驗證的、可綜合的、實現后電路結構總門數在50005000門以上的HDL模型。指在寄存器級或門級對電路功能用HDL進行描述的設計模塊；

59、用戶可修改，具有最大的靈活性用戶可修改，具有最大的靈活性；主要用于接口、算法、編碼、譯碼和加密模塊的設計。（2 2）硬核（）硬核（Hard CoreHard Core）指以版圖版圖形式描述的設計模塊。基于一定的設計工藝，針對某一具體芯片，用戶不能改動用戶不能改動。常用硬核有存儲器、模擬器件及接口。（3 3）固核（）固核（Firm CoreFirm Core）介于硬核和軟核之間；用戶可重新定義關鍵的性能參數，內部連線可重新優化。671.3 IP1.3 IP核復用技術與核復用技術與SOCSOC 典型的典型的IPIP核核微處理器核（MPU core）數字信號處理器核（DSP core）存儲器核（Me

60、mory core）特定功能核（如MPEG）標準接口核（Ethernet、USB、PCI及IEEE1394核)處理器核處理器核（MCU）RAM/ROMDSP核核 A/D D/A PCI接口或接口或USB接口接口I/O單單元元圖圖1-11 1-11 由由IPIP核構成片上系統核構成片上系統SOCSOC681.3 IP1.3 IP核復用技術與核復用技術與SOCSOC2 2IPIP核復用（核復用（IP ReuseIP Reuse） 越來越多的公司投入IP核的開發，IP核已作為一種商品廣泛銷售和使用。 運用IP核技術可以縮短硬件開發時間，避免重復勞動，保證大規模器件的性能，提高其可靠性。 電子系統的設計：自行設計IP或購買