1、精選文檔實驗1 通用寄存器實驗一、實驗目的1. 熟悉通用寄存器的數據通路。2. 了解通用寄存器的構成和運用。二、實驗要求掌握通用寄存器R3R0的讀寫操作。三、實驗原理實驗中所用的通用寄存器數據通路如下圖所示。由四片8位字長的74LS574組成R1 R0（CX）、R3 R2（DX）通用寄存器組。圖中X2 X1 X0定義輸出選通使能，SI、XP控制位為源選通控制。RWR為寄存器數據寫入使能，DI、OP為目的寄存器寫選通。DRCK信號為寄存器組打入脈沖，上升沿有效。準雙向I/O輸入輸出端口用于置數操作，經2片74LS245三態門與數據總線相連。圖2-3-3 通用寄存器數據通路四、實驗內容1. 實驗連

2、線K23K0置“1”，滅M23M0控位顯示燈。然后按下表要求“搭接”部件控制電路。連線信號孔接入孔作用有效電平1DRCKCLOCK單元手動實驗狀態的時鐘來源上升沿打入2X2K10(M10)源部件譯碼輸入端X2三八譯碼八中選一低電平有效3X1K9(M9)源部件譯碼輸入端X14X0K8(M8)源部件譯碼輸入端X05XPK7(M7)源部件奇偶標志：0=偶尋址，1=奇尋址6SIK20(M20)源寄存器地址：0=CX，1=DX7RWRK18(M18)通用寄存器寫使能低電平有效8DIK17(M17)目標寄存器地址：0=CX，1=DX9OPK16(M16)目標部件奇偶標志：0=偶尋址，1=奇尋址2. 寄存器

3、的讀寫操作 目的通路當RWR=0時，由DI、OP編碼產生目的寄存器地址，詳見下表。通用寄存器“手動搭接”目的編碼目標使能通用寄存器目的編址功能說明RW(K18)DI(K17)OP(K16)T000R0寫001R1寫010R2寫011R3寫 通用寄存器的寫入通過“I/O輸入輸出單元”向R0、R1寄存器分別置數11h、22h，操作步驟如下：置數I/O=XX11h數據來源I/O單元寄存器R0=11hK10K7=1000按【單拍】按鈕置數I/O=XX22h寄存器R1=22h按【單拍】按鈕K18K16=000K18K16=001通過“I/O輸入輸出單元”向R2、R3寄存器分別置數33h、44h，操作步驟

4、如下：置數I/O=XX33h數據來源I/O單元寄存器R2=33hK10K7=1000按【單拍】按鈕置數I/O=XX44h寄存器R3=44h按【單拍】按鈕K18K16=010K18K16=011 源通路當X2X0=001時，由SI、XP編碼產生源寄存器，詳見下表。通用寄存器“手動搭接”源編碼源使能通用寄存器源編址功能說明K10K9K8K20K7X2X1X0SIXP00100R0送總線01R1送總線10R2送總線11R3送總線 通用寄存器的讀出關閉寫使能，令K18（RWR）=1，按下流程分別讀R0、R1、R2、R3。讀R0數據來源通用寄存器數據總線顯示R0值K10K8=001K20 K7=00讀R

5、1數據總線顯示R1值K20 K7=01讀R2數據來源通用寄存器數據總線顯示R2值K10K8=001K20 K7=10讀R3數據總線顯示R3值K20 K7=11五、實驗心得通過這個實驗讓我清晰的了解了通用寄存器的構成以及通用寄存器是如何運用的，并且熟悉了通用寄存器的數據通路，而且還深刻的掌握了通用寄存器R3R0的讀寫操作。實驗2 運算器實驗一、實驗目的掌握八位運算器的數據傳輸格式，驗證運算功能發生器及進位控制的組合功能。二、實驗要求完成算術、邏輯、移位運算實驗，熟悉ALU運算控制位的運用。三、實驗原理實驗中所用的運算器數據通路如圖2-3-1所示。ALU運算器由CPLD描述。運算器的輸出FUN經過

6、74LS245三態門與數據總線相連，運算源寄存器A和暫存器B的數據輸入端分別由2個74LS574鎖存器鎖存，鎖存器的輸入端與數據總線相連，準雙向I/O輸入輸出端口用來給出參與運算的數據，經2片74LS245三態門與數據總線相連。圖2-3-1運算器數據通路圖中AWR、BWR在“搭接態”由實驗連接對應的二進制開關控制，“0”有效，通過【單拍】按鈕產生的脈沖把總線上的數據打入，實現運算源寄存器A、暫存器B的寫入操作。四、實驗內容1. 運算器功能編碼表2.3.1 ALU運算器編碼表算術運算邏輯運算K15K13K12K11功能K15K13K12K11功能MS2S1S0MS2S1S00000A+B+C10

7、00B0001ABC1001/A0010RLC1010A-10011RRC1011A=00100A+B1100A#B0101AB1101A&B0110RL1110A+10111RR1111A2.實驗連線K23K0置“1”，滅M23M0控位顯示燈。然后按下表要求“搭接”部件控制電路。表2.3.2 運算實驗電路搭接表連線信號孔接入孔作用有效電平1DRCKCLOCK單元手動實驗狀態的時鐘源上升沿打入2X2K10(M10)源部件譯碼輸入端X2三八譯碼八中選一低電平有效3X1K9(M9)源部件譯碼輸入端X14X0K8(M8)源部件譯碼輸入端X05XPK7(M7)源部件奇偶標志：0=偶尋址，1=奇

8、尋址6MK15(M15)運算控制位：0=算術運算，1=邏輯運算7S2K13(M13)運算狀態位S28S1K12(M12)運算狀態位S19S0K11(M11)運算狀態位S010AWRK17(M17)A運算源寄存器寫使能低電平有效11BWRK18(M18)B運算源暫存器寫使能低電平有效示例1 算術運算1. 運算源寄存器寫流程通過I/O單元“S7S0”開關向累加器A和暫存器B置數，具體操作步驟如下：置數I/O=XX44h數據來源I/O單元累加器A=44K10K7=1000按【單拍】按鈕置數I/O=XX22h暫存器B=22按【單拍】按鈕K18 K17=10K18 K17=012. 運算源寄存器讀流程關

9、閉A、B寫使能，令K18=K17=“1”，按下流程分別讀A、B。讀AK15=1數據來源FUN數據總線DBUS=AK10K7=1100K13K11=111讀BK15=1K13K11=000數據總線DBUS=B3. 加法與減法運算令M S2 S1 S0（K15 K13K11=0100），為算術加，FUN及總線單元顯示A+B的結果令M S2 S1 S0（K15 K13K11=0101），為算術減，FUN及總線單元顯示AB的結果。示例2邏輯運算1. 運算源寄存器寫流程通過“I/O輸入輸出單元”開關向寄存器A和B置數，具體操作步驟如下：置數I/O=XX22h數據來源I/O單元累加器A=22K10K7=1

10、000按【單拍】按鈕置數I/O=XX44h暫存器B=44按【單拍】按鈕K18 K17=10K18 K17=012. 運算源寄存器讀流程關閉A、B寫使能，令K17= K18=1，按下流程分別讀A、B。讀AK15=1數據來源FUN數據總線DBUS=AK10K7=1100K13K11=111讀BK15=1K13K11=000數據總線DBUS=B 若運算控制位設為（M S2 S1 S0=1111）則F=A，即A內容送到數據總線。 若運算控制位設為（M S2 S1 S0=1000）則F=B，即B內容送到數據總線。3. 邏輯運算令M S2 S1 S0（K15 K13K11=1101），為邏輯與，FUN及總

11、線顯示A邏輯與B的結果。令M S2 S1 S0（K15 K13K11=1100），為邏輯或，FUN及總線顯示A邏輯或B的結果。示例3 移位運算(1) A寄存器置數撥動“I/O輸入輸出單元”開關向移位源寄存器A置數，具體操作步驟如下：置數I/O=XX80h數據來源I/O單元寫數A=80K10K7=1000按【單拍】按鈕關寫控位K18 K17=10K18 K17=11(2) A寄存器移位流程改變K13 K11移位控制數據來源FUNDBUS=FUNK10K7=1100 移位結果打入A按【單拍】按鈕K17 K15 K12=001 完成上流程的操作后，按表2.3.3改變K13、K11的狀態，再按動【單拍

12、】鈕，觀察A的變化。 當K13 K11=11，每按一次【單拍】鈕，A右移一位。 當K13 K11=10，每按一次【單拍】鈕，A左移一位。 當K13 K11=01，每按一次【單拍】鈕，A帶進位右移一位。 當K13 K11=00，每按一次【單拍】鈕，A帶進位左移一位。實驗思考：驗證表2.3 .1 ALU運算器編碼表所列的運算功能。在給定A=55h、B=77h的情況下，K23K0置“1”，改變運算器的功能設置位M S2 S1 S0（K15 K13K11），觀察運算器的輸出，填入下頁表格中，并和理論分析進行比較、驗證。表2.3.4ALU運算器真值表運算控制運算表達式K15K13K12K11AB運算結果

13、MS2S1S0帶進位算術加A+B+C00005577FUN=( CC )帶借位算術減A-B-C00015577FUN=( DE )帶進位左移RLC A00105577FUN=( AA )帶進位右移RRC A0011FUN=( 2A )算術加A+B0100FUN=( CC )算術減A-B0101FUN=( DE )左移RL A0110FUN=( AA )右移RR A0111FUN=( AA )取B值B10005577FUN=( 77 )A取反NOT A10015577FUN=( AA )A減1A-110105577FUN=( 54 )清零01011FUN=( 00 )邏輯或A OR B1100F

14、UN=( 77 )邏輯與A AND B1101FUN=( 55 )A加1A+11110FUN=( 56 )取A值A1111FUN=( 55 )五、實驗心得這個實現讓我掌握了八位運算器的數據傳輸格式，并且驗證運算功能發生器及進位控制的組合功能，順利的完成了算術、邏輯、移位運算的實驗，熟悉了ALU運算控制位的運用。實驗3 準雙向I/O口實驗一、實驗目的熟悉與了解準雙向I/O口的構成原理。二、實驗要求掌握準雙向I/O口的輸入輸出特性的運用。三、實驗原理Dais-CMX08+向用戶提供的是按準雙向原理設計的十六位輸入/輸出I/O口，當該位為“1”時才能用作輸入源，上電或復位（手動態按【返回】鍵），該十

15、六位I/O口被置位（即為“0FFFFh”）。通常情況下，在用作輸入的時候就不能再有輸出定義。電路結構如圖2-3-4所示。該口外接十六位二進制數據開關，適用于外部數據的輸入，該口跨接十六個發光二極管和經緩沖驅動的四個七段顯示，能以二進制和十六進制兩種方式顯示I/O口的輸入輸出狀態。發光管在高電平“1”時發光點亮。圖2-3-4 準雙向I/O電路實驗中所用的I/O口數據通路如圖2-3-5所示。I/O的輸入經2片74LS245緩沖與數據總線相連，I/O口的輸出由2片74LS574鎖存后輸出，鎖存器的輸入端與數據總線相連。圖2-3-5 十六位I/O的數據通路四、實驗內容1. 實驗連線K23K0置“1”，

16、滅M23M0控位顯示燈。然后按下表要求“搭接”部件控制電路。連線信號孔接入孔作用有效電平1IOCKCLOCK單元手動實驗狀態的時鐘來源上升沿打入2X2K10(M10)源部件譯碼輸入端X2三八譯碼八中選一低電平有效3X1K9(M9)源部件譯碼輸入端X14X0K8(M8)源部件譯碼輸入端X05XPK7(M7)源部件奇偶標志：0=偶尋址，1=奇尋址6IOWK17(M17)I/O輸出使能，本例定義到M17位低電平有效7OPK16(M16)目標部件奇偶標志：0=偶尋址，1=奇尋址2. 搭接方式I/O的尋址定義I/O口源編址I/O口目的編址源編碼I/O編址注釋目的I/O編址注釋K10K9K8K7K17K1

17、6X2X1X0XPIOWOP1000S7S0讀00S7S0寫1S15S8讀1S15S0寫3. I/O口奇送偶（S15S8送 S7S0）置數S15S8=66數據來源S15S8寫數據S7S0=66K10K7=1001K17K16=00I/O開關S15S0置1按【返回】鍵按【單拍】按鈕4. I/O口偶送奇（S7S0送S15S8）置數S7S0=99數據來源S7S0寫數據S15S8=99K10K7=1000K17K16=01I/O開關S15S0置1按【返回】鍵按【單拍】按鈕五、實驗心得通過這個實現讓我徹底的掌握了準雙向I/O口的輸入/輸出特性的運用，并且熟悉與了解了準雙向I/O口的構成原理。實驗4 地址

18、總線組成實驗一、實驗目旳1. 熟悉和了解地址總線的組成結構、地址來源及集合原理。2. 掌握程序段與數據段的尋址規則及地址部件的運用技巧。二、實驗要求通過地址形成部件實驗，建立“段”概念，學會“段”運用。三、實驗原理地址總線的作用是傳遞地址信息，輸出當前數據總線上發送信息的源地址或接收信息的目的地址。如下圖所示本系統設有程序與數據兩條地址總線，通過PC計數器提供程序存儲器地址，并由地址寄存器AR傳遞數據存儲器地址及外設地址，通過指令總線送AR形成指令定義的內存地址。圖2-3-6地址總線組成通路1. 8位內存地址Addr如圖2-3-6所示，本系統從提高信息存取效率的角度設計存儲器地址通路，按現代計

19、算機體系結構中最為典型的分段存取理念合成存儲器地址總線addr，在指令操作“時段”（取操作碼與取操作數），以當前程序指針PC為址；遇數據與內存傳遞“時段”，以當前數據指針AR為址。addr地址的合成通路見圖2-3-6。其尋址范圍為00FFh。2. 8位外設地址Address如圖2-3-6所示，本系統外設地址總線Address由地址鎖存器AR直接提供，在P4頁圖1-5-1所示的XRD、XWR、ALE等外設控制信號的管理下，通過外DBUG數據總線完成外設信息由內到外或由外到內的傳遞。其尋址范圍為00FF，可達256字節。四、實驗內容1. 程序計數器實驗圖2-3-7所示的PC指針由2片161組成八位

20、程序計數器，計數器的輸入端與總線相連構成PC裝載通路，計數器的輸出端途經三態門緩沖分離為兩條通路，其一與總線相連構成程序指針訪問通路，其二與地址寄存器AR集合組成存儲器地址總線。它的清零端由中央外理器單元直控，上電時PC計數器自動清零，在手動實驗中，按【返回】鍵亦可實現計數器的強制清零。手控“搭接”狀態，本實驗由下表定義PC計數器的預置與加1操作，實驗中以準雙向I/O部件的S7S0為計數器預置源。當IP=0時按單拍按鈕，遇E/M=“0”，在脈沖下降沿把S7S0的內容裝入PC計數器；遇E/M=“1”，在脈沖下降沿完成PC計數器加1操作。目標部件定義節拍功能說明K23K22T上升沿打入E/MLDP

21、CX1XPC保持10PC加100PC裝載說明：“”表示上升沿有效PC讀出由P8頁表2.2源編碼表定義，在X2X0（K10K8=000）時，當前PC送總線。 2. 實驗連線K23K0置“1”，滅M23M0控位顯示燈。然后按下表要求“搭接”部件控制電路。連線信號孔接入孔作用有效電平1DRCKCLOCK單元手動實驗狀態的時鐘來源上升沿打入2X2K10(M10)源部件譯碼輸入端X2三八譯碼八中選一低電平有效3X1K9(M9)源部件譯碼輸入端X14X0K8(M8)源部件譯碼輸入端X05XPK7(M7)源部件奇偶標志：0=偶尋址，1=奇尋址6LDARK19(M19)數據存儲器地址指針，本例定義K197LD

22、PCK22(M22)PC程序計數器更新位，本例定義到K22低電平有效8E/MK23(M23)當IP有效時，E/M：0=PC裝載，1=PC加12）程序計數器PC的寫入、讀出與加1通過“I/O單元”開關向程序計數器PC置數，按【單拍】按鈕完成PC指針的裝載；然后K23、K22置“1”，令K10K8為“0”，執行PC讀操作。再令K23 K22=“10”，實現PC+1置數I/O=XX10h數據來源I/O單元打PCPC=10hK10K7=1000按【單拍】按鈕K23 K22=00PC送DBUSK23 K22=10K10K8=000PC加1按【單拍】按鈕保持PC+1狀態，按【單拍】按鈕，在CLOCK的上升

23、沿PC加1并送數據總線，程序計數器和總線單元顯示12h。繼續按【單拍】按鈕，觀察PC與總線內容的變化。3、地址寄存器實驗圖2-3-7所示的AR由1片74LS574鎖存器構成八位數據指針，鎖存器的輸入端與總線相連構成置數通路，鎖存器的輸出端途經三態門緩沖分離與PC計數器集合組成存儲器地址總線及外設總線。由中央外理器單元控制鎖存器的清零，在手動實驗中，按【返回】鍵即可實現AR鎖存器的強制清零。1）地址寄存器AR打入在手控“搭接”態，數據指針AR由LDAR及DRCK（CLOCK脈沖）二信號組合控制地址的裝入操作。本實驗以總線上準雙向I/O部件的S7S0為置數源。當K19=0時，按【單拍】鈕，在脈沖下

24、降沿把S7S0的內容裝入地址鎖存器AR。操作步驟如下：置數I/O=XX06h數據來源I/O單元AR=06hK10K7=1000按【單拍】按鈕K23 K22 K19=110AR送AddrK10K8=01106送總線K23 K19=01五、實驗心得本次實現我熟悉和了解了地址總線的組成結構、地址來源及集合原理，學習到了程序段與數據段的尋址規則以及地址部件的運用技巧，通過地址如何形成部件實驗，建立“段”概念，學會“段”運用。實驗5 存儲器讀寫實驗一、實驗目的熟悉和了解存儲器組織與總線組成的數據通路。二、實驗要求按照實驗步驟完成實驗項目，掌握存儲部件在原理計算機中的運用。三、實驗原理存儲器是計算機的存儲

25、部件，用于存放程序和數據。存儲器是計算機信息存儲的核心，是計算機必不可少的部件之一，計算機就是按存放在存儲器中的程序自動有序不間斷地進行工作。本系統從提高存儲器存儲信息效率的角度設計數據通路，按現代計算機中最為典型的分段存儲理念把存儲器組織劃分為程序段、數據段、內存或堆棧段，由此派生了數據總線（DBus）、指令總線（IBus）、微總線（Bus）等與現代計算機設計規范相吻合的實驗環境。實驗所用的存儲器電路原理如圖2-3-8所示，該存儲器組織由一片6116構成具有段概念的信息存儲體系，該存儲體系Addr由IP指針和AR指針分時提供，E/M控位為“1”時選通IP，反之選通AR。該存儲器可動態變更程序

26、源與數據源，把我們的教學實驗提高到能與現代計算機設計規范相匹配與接軌的層面。圖2-3-8 存儲器數據通路四、實驗內容1. 實驗連線K23K0置“1”，滅M23M0控位顯示燈。然后按下表要求“搭接”部件控制電路。連線信號孔接入孔作用有效電平1MOCKCLOCK單元手動實驗狀態的時鐘來源上升沿打入2X2K10(M10)源部件譯碼輸入端X2三八譯碼八中選一低電平有效3X1K9(M9)源部件譯碼輸入端X14X0K8(M8)源部件譯碼輸入端X05XPK7(M7)I/O部件奇偶標志：0=偶尋址，1=奇尋址6E/MK23(M23)Addr地址段定義：0=AR指針，1=PC指針7MWRK21(M21)存儲器寫使能：0=存儲器寫，1=存儲器讀8LDARK19(M19)AR地址寄存器寫使能 低電平有效9LDPCK22(M22)PC裝載與PC+1 低電平有效2. 存儲器數據段讀寫操作(1) 數據段寫操作按下流程從0址單元開始，向數據段00h05h單元依次寫入11 22 33 44 55 66。置地址S7S0=00hI/O=0000h打地址00ARK10K7=100