1、數字電子技術課程設計任務書一、設計課題四智能競賽搶答器二、設計要求1. 四組參賽者在進行搶答時,當搶答者按下面前的按鈕時,搶答器都能準 確的判斷出搶先者,并顯示相應的組號。2. 搶答器具有互鎖功能,某組搶答后能自動封鎖其它各組進行搶答。3. 形同應具有一個總復位開關。4. 安裝自己的設計電路。5. 通電調試。提高部分1. 搶答者犯規或違章(主持人未說開始搶答時,參賽者搶先按鈕時, 應自動發出警告信號,以指示燈閃為標志2. 搶答器應具有限時功能,搶答時限為 30秒。設計資料1、閻石 . 數字電子技術基礎 . 北京:高等教育出版社, 19892、張乃國 . 電子測量 . 北京:人民郵電出版社, 1

2、9853、彭介華 . 電子技術課程設計指導 . 北京:高等教育出版社, 19974、 華容茂 . 電工、電子技術實習與課程設計 . 北京:電子工業出版社, 2000 設計成果1、課程設計說明書。2、產品目錄任務書 1前言 2 目錄 4 第一章 方案論證 6 1.1方案論證與比較 6 1.2方案選擇 6 1.3方案 6 第二章 單元電路設計 8 2.1搶答電路設計 8 2.1.1原理圖設計 8 2.1.2搶答器電路組成 9 2.2定時電路設計 13 2.2.1原理圖設計 13 2.2.2對計數器進行預置 15 2.2.3 555定時器 16 2.3時序控制電路的設計 16第三章 仿真分析 18

3、3.1搶答電路仿真 19 3.2定時電路仿真 19 第四章 制作與調試 20 4.1制作 PCB 20 4.2電路調試 20 4.2.1通電準備 20 4.2.2單元電路檢測 20 4.3組裝調試 21 4.3.1檢測與查閱器件 21 4.3.2電路調 21 4.3.3連接電路 21 第五章 總結 22 參考文獻 23 附錄 定時搶答器的主體邏輯電路圖 24 附錄 元器件清單 24附錄 PCB圖 25第一章 方案論證與普通搶答器相比,本作品有以下幾方面優勢:1、 具有清零裝置和搶答控制, 可由主持人操縱, 避免有人在主持人說“開始” 前提前搶答而違反規則。一、 根據系統方框圖的原理有兩種設計方

4、案可供選擇。1、選手觸摸按鈕后的信號首先進入 RS 觸發器, CP脈沖控制鎖存效果,然后 輸出再進行編碼,譯碼顯示。2、選手觸摸按鈕后的信號首先進行編碼,然后利用 74LS279鎖存器,它的輸 出直接控制鎖存功能, 然后主持人開關控制鎖存器的片選端, 發揮清零作用。 鎖 存器的輸出直接進入譯碼器然后顯示。3、可以用單片機編程實現,其實使用單機做最簡單。三種方案原理均可行, 考慮到實際情況, 操作和連線地簡單易行, 因此選擇方案 二。二、 驅動電路也有兩鐘方案可供選擇:1、 可利用單穩電路控制延遲時間和分頻器 CC4060進行分頻產生間歇式方波。2、 可采用單穩電路控制延遲時間和比較簡單的振蕩器

5、線路, 經比較選用施密 特反相器構成的方波發生器比較簡單, 因為方波發生器的頻率都比較低, 所以選 用 555定時電路。經過組員討論,選擇了比較熟悉的 555定時電路。一、原理根據要求應具有搶答器具有鎖存、定時、顯示功能。即當搶答開始后,選 手搶答按動按鈕, 鎖存器鎖存相應的選手編碼, 同時用 LED 數碼管把選手的編碼 顯示出來, 并且開始搶答時間的倒計時, 同時用 LED 數碼管把選手的所剩搶答時 間顯示出來,以提醒主持人和選手。搶答時間可設定 30S 。接通電源后,主持人 將開關撥到“清除”狀態, 搶答器處于禁止狀態, 編號顯示器滅燈, 定時器顯示 設定時間; 主持人將開關置“開始”狀態

6、, 宣布“開始”搶答器工作。 定時器倒 計時, 選手在定時時間內搶答時, 搶答器完成:優先判斷、 編號鎖存、 編號顯示。 當一輪搶答之后, 定時器停止、 禁止二次搶答、 定時器顯示剩余時間。 如果再次 搶答必須由主持人再次操作“清除”和“開始”狀態開關。二、搶答器的組成框圖定時搶答器的總體框圖如圖 1所示。 他主要由主體電路和擴展電路兩部分組 成。 主體部分完成基本的搶答功能, 即開始搶答后, 當選手按動搶答鍵時, 能顯 示選手的編號。 同時能封鎖輸入電路, 禁止其他選手搶答。 擴展電路完成定時搶 答的功能。 圖 1所示定時搶器的工作過程是:接通電源時,節目支持人將開關置于“清除” 位置, 搶

7、答器處于禁止工作狀態, 編號顯示器滅燈, 定時器顯示設定的時間, 當 主持持人宣布搶答題目后,說一聲“搶答開始” ,同時將控制開關撥到“開始” 位置, 搶答器處于工作狀態, 定時器倒計時, 當定時時間到, 卻沒有選手搶答時, 輸入電路被封鎖, 禁止選手超時后搶答。 當選手在定時時間內按動搶答鍵時, 搶 答器要完成下面幾個工作:1. 優先編碼電路立即分辨出搶答者的編號,并由鎖存器進行鎖存,然后有譯碼 顯示電路顯示編號;2. 制電路要對輸入編碼電路進行封鎖,避免其他選手再次進行搶答;3. 控制電路要使定時器停止工作,時間器上顯示搶答時間,并保持到主持人將 系統清零為止,以便進行下一輪搶答。第二章

8、單元電路設計2. 1 2.1. 1原理圖設計搶答器電路設計電路如圖 2.1所示。電路選用優先編碼器 74LS148 和鎖存器 74LS297 來完成。 該電路主要完成兩個功能:一是分辨出選手按鍵的先后, 并鎖 存優先搶答者的編號, 同時譯碼顯示電路顯示編號 (顯示電路采用七段數字數碼 顯示管;二是禁止其他選手按鍵,其按鍵操作無效。工作過程:開關 S 置于 " 清除 " 端時, RS 觸發器的 R、 S 端均為 0, 4個觸發器輸出置 0,使 74LS148的優 先編碼工作標志端 (圖中 5號端 =0, 使之處于工作狀態。 當開關 S 置于 " 開始 "

9、時,搶答器處于等待工作狀態,當有選手將搶答按鍵按下時(如按下 S5, 74LS148的輸出經 RS 鎖存后, CTR=1,RBO(圖中 4端 =1,七段顯示電路 74LS48處于工作狀態, 4Q3Q2Q=101,經譯碼顯示為 “ 5” 。 此外, CTR =1, 使 74LS148 優 先編碼工作標志端(圖中 5號端=1,處于禁止狀態,封鎖其他按鍵的輸入。 當按鍵松開即按下時, 74LS148的 此時由于仍為 CTR =1, 使優先編碼工作標志 端 (圖中 5號端 =1, 所以 74LS148仍處于禁止狀態, 確保不會出二次按鍵時 輸入信號, 保證了搶答者的優先性。 如有再次搶答需由主持人將

10、S 開關重新置 “清 除”然后再進行下一輪搶答。2.1. 2搶答器電路組成1. 編碼、鎖存電路編碼、 鎖存電路由優先編碼器 74LS148和 RS 鎖存器 74LS279組成。 優先編碼器 74LS148是 8線輸入 3線輸出的二進制編碼器 (簡稱 8-3線二進制編碼器 , 其作用是將輸入 0I 7I 這 8個狀態分別編成 8個二進制碼輸出。優先編碼器允許 同時輸入兩個以上的編碼信號, 不過在優先編碼器將所有的輸入信號按優先順序 排了隊, 當幾個輸入信號同時出現時, 只對其中優先權最高的一個進行編碼。 其 功能表如表 2.1所示。 由表看出 74LS148的輸入為低有效。 優先級別從 7I 至

11、遞 0I 降。另外,它有輸入使能 ST ,輸出使能 SY 和 E XY 。1 74LS148編碼器74LS148引腳圖 圖 2. 2 74LS148的符號圖和管腳圖 表 2.1. 74LS148功能表優先編碼器是 8線輸入 3線輸出的二進制編碼器 , 其作用是將輸入 I0至I7 , 88個二制碼輸出 . 其功能如真值表所示 . 由表可以看出 74LS148R 的輸入低有效 . 優先級別從 I7至 I0遞降 . 另外它有輸入使能 /ST,輸出使 能 /YS和 /YEX ;a. 允許編碼 ,/ST=1禁止編碼 , 輸出 /Y 2 /Y1/Y0=111;b. /YS 主要用于多個編碼器電路的級聯控制

12、,即 /YS 總是接在優先級別低的相鄰編碼器的 /ST端,當優先級別高的編碼器允許編碼,而無輸入申請時, /Y S =0,從而允許優先級低的相鄰編碼器工作,反之若優先級高的編碼器 有編碼時, /Y S=1,禁止相鄰級別低的編碼器工作c. /YEX =0表示 /Y2/Y1/Y0是編碼輸出, /Y EX =1表示 /Y 2/Y1/Y0不是編碼輸出 /YEX 為輸出標志位。 單片 74LS148組成 8-3進制輸出的編碼器, 其輸出 8421BCD 。由表中不難看出,在電路正常工作狀態下,允許 當中同時有幾個輸入端為低 電平,即有編碼輸入信號。的優先權最高,的優先權最低。當時,無論其余輸 入端有無輸

13、入信號(表中以 X 表示 ,輸出端只給出的編碼,即。當 、時,無論其余輸入端有無輸入信號,只對編碼,輸出為。 2 74LS279芯片具有鎖存器的功能,其內部是由 4個 JK 觸發器組成的。當有 圖 2.3 74LS279引腳圖 表 2.2 74LS279 鎖存器功能表其中:TC U 是加計數進位輸出端,當加計數到最大數值時, TC U 發出一個低電平 信號 (平時為高電平 ; TC D 為見計數借位輸出端, 當減計數到 0時, TC D 發出一個低電平信號(平時為高電平 , TC U 和 TC D 負脈沖寬度等于時鐘低電平寬度。 2. 譯碼、顯示電路譯碼電路由 74LS48組成。而譯碼是編碼的

14、逆過程,其任務是恢復編碼的愿 意。按內部連接方式不同,七段數字顯示器分為共陰極和共陽極兩種。1 74LS48七段顯示譯碼器74LS48芯片是一個十進制 (BCD 譯碼器, 可用來驅動共陰極的發光二極管 顯示器。 74LS48的內部有升壓電阻,因此無需外接電阻(可直接與顯示器相連 接 。 74LS48其引腳圖如下圖,其功能表如下表 圖 2.4 74LS48 引腳圖 74LS48的功能表如下表所示。其中, A3A2A1A0為 8421BCD 碼輸入端, ag為 7 段譯碼輸出端。表 2.3 74LS48的功能表常用的七段顯示器件:半導體數碼管將十進制數碼分成七個字段, 每段為一 發光二極管。半導體

15、數碼管(或稱 LED 數碼管的基本單元是 PN 結,目前較多 采用磷砷化鎵做成的 PN 結,當外加正向電壓時,就能發出清晰的光線。單個 PN 結可以封裝成發光二極管,多個 PN 結可以按分段式封裝成半導體數碼管,其管 腳排列如下圖所示。efh9876abcdefabcdef·1A2A LT RBOBI RBI3AAGN D半導體顯示器管腳排列圖 共陰極接線圖 共陽級接線圖 圖 2.6 七段數字顯示器發光段組合本設計用到的共陰極顯示器和 74LS48。 74LS48可以驅動共陰極的發光顯示 器,其內部有升壓電阻,無需外接電阻(可以直接與顯示器相連接 。為試燈輸入: 當 =0時, /=1

16、時, 若七段均完好, 顯示字形是“8”, 該輸入端常用于檢查 74LS48顯示器的好壞 ; 當 =1時,譯碼器方可進行譯碼 顯示。 用來動態滅零,當 =1時, 且=0,輸入 A3A2A1A0=0000時,則 / =0使數字符的各段熄滅; /為滅燈輸入 /滅燈輸出, 當 =0時不管 輸入如何 , 數碼管不顯示數字; / 為控制低位滅零信號 , 當=1時 , 說明本位處于顯示狀態 ; 若=0, 且低位為零 , 則低位零被滅。 2. 2 定時電路設計2.2. 1 原 理圖設計: a e f b c a ea f a f a ef a a ef af2、原理及設計:該部分主要由 555定時器秒脈沖產生

17、電路、十進制同步加 減計數器 74LS192減法計數電路、 74LS48譯碼電路和 2個 7段數碼管即相關電 路組成。具體電路如圖 2.7所示。兩塊 74LS192實現減法計數,通過譯碼電路 74LS48顯示到數碼管上, 其時鐘信號由時鐘產生電路提供。 74192的預置數控制 端實現預置數, 設定一次搶答的時間, 通過預置時間電路對計數器進行預置, 計 數器的時鐘脈沖由秒脈沖電路提供。 按鍵彈起后, 計數器開始減法計數工作, 并 將時間顯示在共陰極七段數碼顯示管 DPY_7-SEG 上,當有人搶答時,停止計數 并顯示此時的倒計時時間; 如果沒有人搶答, 且倒計時時間到時, 2BO 輸出低電 平

18、到時序控制電路, 以后選手搶答無效。 下面結合 2.7具體講一下標準秒脈沖產 生電路的原理。結合圖 2.7,圖中電容 C 的放電時間和充電時間分別為221In C R t =C R 27. 0, C R R In C R R t += (7. 02 (21212 于是從 NE555的 3端輸出的脈沖的頻率為CR R t t f +=2(43. 112121,結合我們的實際經驗及考慮到元器件的成本,我們選擇的電阻值為 R1=15K, R2=68K, C=10uF,代入到上式中即得 Z H f 1,即 表 2.4 555定時器功能表2. 2. 2對 計數器進行預置1. 74LS192芯片的介紹1

19、74LS192的引腳圖2 74LS192功能表 表 2.5 74LS192功能表其中:TC U 是加計數進位輸出端,當加計數到最大數值時, TC U 發出一個低電平 信號 (平時為高電平 ; TC D 為見計數借位輸出端, 當減計數到 0時, TC D 發出一個低電平信號(平時為高電平 , TC U 和 TC D 負脈沖寬度等于時鐘低電平寬度。 2. 74LS192的預置數的計算根據要求使用兩片 74LS192的異步置數功能構成三十進制減法計數器。 30進制數器的預制數為 N=(0011 0000 8421BCD =(30 D 。 74LS192(1計數器從 0011狀態開始計數,因此,就因取

20、 D 3D 2D 1D 0=0011。 ; 74LS192是計數器從 0000狀態開 始計數, 那么, 就因取 D 3D 2D 1D 0=0000。 計數脈沖從 CP D 端輸入。 它的計數原理十, 每當地為計數器的 BO 端發出負跳變借位脈沖時,高位計數器減 1計數。當高位 計數器處于全 0,同時在 CP D =0期間,高位計數器 BO=LD=0,計數器完成異步制 數,之后 BO=LD=1,計數器在 CP D 時鐘脈沖作用下,進入下一輪減計數。 2. 2. 3 555定時器引腳圖 圖 2.9 555定時器CCV 是電壓控制端 DIS 是放電端 TH 是高電平觸發端 CO是使能端GND 是接地

21、 OUT是輸出端 DR 是直接置 0端 TL 是低電平觸發器2. 3 時序控制電路的設計搶答與定時電路的時序控制電路如下圖所示時序控制電路是搶答器設計的關鍵,它要完成以下三項功能:主持人將控制開關撥到 " 開始 " 位置時, 搶答電路和定時電路進入正常搶答工 作狀態。當參賽選手按動搶答按鍵時,搶答電路和定時電路停止工作。 當設定的搶答時間到,無人搶答時表示此次搶答無效。 根據上面的功能要求以及圖 2.1搶答電路, 設計的時序控制電路如圖 2.10所示。 圖中,與門 G1 的作用是控制時鐘信號 CP 的放行與禁止,門 G2的作用是控制 74LS148的輸入使能端(即圖 2.2

22、中的 5端。工作原理是:主持人控制開關從 " 清除 " 位置撥到 " 開始 " 位置時, 來自于圖 2.3中的 74LS279的輸出 1Q,即 CTR=0, 經 G3反相,輸出為 1,則 555產生的時鐘信號 CP 能夠加到 74LS192的 CPD 時鐘 輸入端 (圖中用 CLCK 表示接入到 74LS192CPD 端的信號 , 定時電路進行遞減計 時。 同時, 在定時時間未到時, 則 " 定時到信號 " 為 1, 門 G2的輸出 =0, 使 74LS148處于正常工作狀態, 從而實現功能的要求。 當選手在定時時間內按動搶答按鍵 時

23、, CTR =1,經 G3反相,輸出為 0,封鎖 CP信號,定時器處于保持工作狀態; 同時,門 G2的輸出 =1, 74LS148處于禁止工作狀態,從而實現功能的要求。 當定時時間到時, 則 " 定時到信號 " 為 0, /ST=1, 74LS148處于禁止工作狀態, 禁 止選手進行搶答。 同時, 門 G1處于關門狀態, 封鎖時鐘 CP 信號, 使定時電路保 持 00狀態不變,從而實現功能的要求。第三章 仿真分析1、仿真軟件介紹Proteus ISIS是英國 Labcenter 公司開發的電路分析與實物仿真軟件。 它運行于 Windows 操作系統上,可以仿真、分析 (SP

24、ICE各種模擬器件和集 成電路,該軟件的特點是:實現了單片機仿真和 SPICE 電路仿真相結合。 具有模擬電路仿真、 數字電路仿真、 單片機及其外圍電路組成的系統的仿真、 RS232動態仿真、 I2C 調試器、 SPI 調試器、 鍵盤和 LCD 系統仿真的功能; 有各種虛擬儀器,如示波器、邏輯分析儀、信號發生器等。支持主流單片機 系統的仿真。 目前支持的單片機類型有:68000系列、 8051系列、 AVR 系列、 PIC12系列、 PIC16系列、 PIC18系列、 Z80系列、 HC11系列、 MSP430系列、 ARM7以及各種外圍芯片。 提供軟件調試功能。 在硬件仿真系統中具有全速、

25、單步、 設置斷點等調試功能, 同時可以觀察各個變量、 寄存器等的當前狀態, 因此在該軟件仿真系統中,也必須具有這些功能;同時支持第三方的軟件編 譯和調試環境,如 Keil C51 uVision2等軟件。具有強大的原理圖繪制功 能。總之,該軟件是一款集單片機和 SPICE 分析于一身的仿真軟件,功能極 其強大。2、 Protel 軟件介紹PROTEL :PROTEL 是 PORTEL 公司在 80年代末推出的 EDA 軟件, 在電子行 業的 CAD 軟件中,它當之無愧地排在眾多 EDA 軟件的前面,是電子設計者的 首選軟件,它較早就在國內開始使用,在國內的普及率也最高,有些高校的 電子專業還專

26、門開設了課程來學習它,幾乎所有的電子公司都要用到它,許 多大公司在招聘電子設計人才時在其條件欄上常會寫著要求會使用 PROTEL 。 早期的 PROTEL 主要作為印制板自動布線工具使用,運行在 DOS 環境,對硬 件的要求很低,在無硬盤 286機的 1M 內存下就能運行,但它的功能也較少, 只有電原理圖繪制與印制板設計功能,其印制板自動布線的布通率也低,而 現今的 PROTEL 已發展到 PROTEL99,是個龐大的 EDA 軟件,完全安裝有 200多 M ,它工作在 WINDOWS95環境下,是個完整的板級全方位電子設計系統, 它包含了電原理圖繪制、模擬電路與數字電路混合信號仿真、多層印制

27、電路 板設計(包含印制電路板自動布線 、可編程邏輯器件設計、圖表生成、電 子表格生成、支持宏操作等功能,并具有 Client/Server (客戶 /服務器 體系結構,同時還兼容一些其它設計軟件的文件格式,如 ORCAD , PSPICE , EXCEL 等, 其多層印制線路板的自動布線可實現高密度 PCB 的 100%布通率。 3. 1搶答電路仿真 3. 2定時電路仿真第四章 制作與調試根據需求選擇電路的設計單元進行組合,完成系統的原理圖設計與 PCB 設 計,對制作好的 PCB 板,或準備好的面包板,按照裝配圖或原理圖進行器件裝 配,裝配好之后進行電路的調試。4. 1制作 PCB繪制 PC

28、B 圖(見附錄4. 2電路調試 4. 2. 1 通電準備打開電源之前,先按照系統原理圖檢查制作好的電路板的通斷情況,并取下 PCB 上的集成塊, 然后接通電源, 用萬用表檢查板上的各點的電源電壓值, 完好 之后再關掉電源,插上集成塊。4. 2. 2 單元電路檢測1 搶答電路把主持人的控制開關設置為“清除”位置,用萬用表檢查 RS 觸發器的 端為 低電平,輸出端( 4Q1Q 全部為低電平。于是 74LS48 的 BI=0 ,顯示器滅 燈; 74LS148 的選通輸入端 ST=0 , 74LS148 處于工作狀態, 此時鎖存電路不 工作。 然后把主持人的控制開關撥到 “開始” 位置, 優先編碼電路

29、和鎖存電路同 時處于工作狀態, 即搶答器處于等待工作狀態, 給 8 路搶答端口即輸入端 給 上低電平的輸入信號,如當有選手將鍵按下時(如按下 , 74LS148 的輸出 =010 , =0 ,經 RS 鎖存器后, CTR=1 , BI=1 , 74LS279 處于工作狀態, 4Q3Q2Q=101 , =0 ,經 RS 鎖存器后,出“ 5 ” 。此外, CTR=1 ,使 74LS148 仍處于禁止工作狀態,其它按鍵的輸入信號不會被接收。2 定時電路用示波器檢查 555 的輸出波形是否為 1Hz 的方波信號,如不是對 555 的外 圍電路進行調整達到要求為止 。 給 74LS192 的數據輸入端設

30、定一次搶答的時 間, 如 35 秒 ( 00110101 的八位數據。 觀察顯示器的顯示時間是否進行減一 的計數。有問題按原理進行修改。3 時序控制 主持人將控制開關撥到“開始”位置時,搶答電路和定時電路進入正常搶 答工作狀態。 當參賽選手按動搶答鍵時,搶答電路和定時電路停止工作。 當設定的搶答時間到,無人搶答時,同時搶答電路和定時電路停止工作。 4. 3組裝調試4. 3. 1檢測與查閱器件用數字即成電路測試儀檢測所用的集成電路。 通過查閱集成電路手冊, 標出電 路圖中各集成電路輸入、輸出端的引腳編號4. 3. 2連接電路按電路圖連接電路。 先在電路板上插好各種器件。 在插器件的時候, 要注意

31、器 件的活口方向, 同時要保證各管腳與插座接觸良好, 管腳不能彎曲或折斷。 指示 燈的正、 負極不能接反。 在通電以前先用萬用表檢查各器件的電源接線是否正確。4. 3. 3電路調試首先按照搶答器的功能進行操作, 若電路滿足要求, 說明電路沒有故障。 若某 些功能不能實現, 就要設法查找并排出故障, 排出故障可按照信息流程的正向 (由 輸入到輸出查找,也可以按信息流程逆向(右輸出到輸入查找。1 顯示電路的調試主要是由一塊 74148和一塊 7448芯片以一個七段 LED 數碼顯示器組成的 . 在調 試時 , 可以在編碼器的各輸入端接上開關 , 當接上電源后 , 用各開關打開或斷開來 判斷七段 L

32、ED 數碼顯示器是否顯示正常 .2 鎖存電路的調試在調試鎖存電路時 , 我們可以在各觸發器的 Q 端接各接上一個發光二極管 , 接 上電源 , 主持人開關打開 , 任意按下一路搶答開關 , 看其對應的發光二極管是否亮 , 然后再按其它開關 , 這時其它的二極管應該不發亮才算正常 .3 清零電路調試清零是由主持人控制的 . 這個電路比較簡單 , 只有一個指示燈 , 當主持人開關斷 開時 , 指示燈通過接地連接到各觸發器的清零端 , 這時七段 LED 數碼顯示器應顯 示為 0, 如果不為零則電路不正常 .第五章 總結簡易邏輯數字搶答器由主體電路與擴展電路組成。優先編碼電路、鎖存器、 譯碼電路將參賽

33、隊的輸入信號在顯示器上輸出; 通過定時電路和譯碼電路將秒脈 沖產生的信號在顯示器上輸出實現計時功能,構成擴展電路。在知識競賽中, 特別是做搶答題時, 在搶答過程中, 為了知道哪一組或哪一 位選手先答題, 必須要有一個系統來完成這個任務。 如果在搶答中, 只靠人的視 覺是很難判斷出哪組先答題。這次設計就是單片機以及三極管巧妙的設計搶答器, 使以上問題得以解決, 即使兩組的搶答時間相差幾微秒, 也可分辨出哪組優 先答題,這是本設計的一大優點。通過研究并在設計后發現, 采用數字電路技術設計的搶答器與目前常用的搶 答器相比,首先,電路連接簡單,因為大多數功能單元都能通過數字電路完成, 第二, 工作性能可靠, 抗千擾能力優于目前搶答器。 所以本研究是一個實用的工 程設計,具有創新性。搶答器是一種應用非常廣泛的設備,在各種競賽、搶答場合中,它能迅速、 客觀地分辨出最先獲得發言權的選手。早期的搶答器只由幾個三極管、可控硅、 發光管等組成, 能通過發光管的指示辯認