1、電電 子子 技技 術術第第2020章章 門電路和組合邏輯電路門電路和組合邏輯電路20.1 20.1 脈沖信號脈沖信號20.20.2 2 基本門電路及其組合基本門電路及其組合20.20.3 TTL3 TTL門電路門電路20.20.4 4 CMOS門電路門電路20.20.5 5 邏輯代數邏輯代數20.20.6 6 組合邏輯電路的分析與綜合組合邏輯電路的分析與綜合20.20.7 7 加法器加法器20.20.8 8 編碼器編碼器20.20.9 9 譯碼器和數字顯示譯碼器和數字顯示20.120.10 0 數據分配器及數據選擇器數據分配器及數據選擇器20.1 20.1 脈沖信號脈沖信號20.1.1 20.

2、1.1 電子電路中的信號電子電路中的信號模擬信號模擬信號數字信號（脈沖信號）數字信號（脈沖信號）時間上連續變化的時間上連續變化的時間和幅度都是跳變的時間和幅度都是跳變的處理此類信號的電路模擬電路模擬電路處理此類信號的電路數字電路數字電路特點：特點：注重電路的輸出與輸注重電路的輸出與輸 入的大小、相位關系入的大小、相位關系特點特點：注重電路的輸出與輸入的邏注重電路的輸出與輸入的邏輯關系輯關系返回目錄返回目錄20.1.2 20.1.2 脈沖信號的波形及參數脈沖信號的波形及參數脈沖是一種脈沖是一種躍變躍變信號信號, ,并且并且持續時間短暫持續時間短暫矩形波矩形波尖頂波尖頂波返回目錄返回目錄實際矩形波

3、的特征實際矩形波的特征A脈沖幅度信號變化的最大值0.9A0.1Atf脈沖上升沿tr0.5Atp脈沖下降沿脈沖寬度返回目錄返回目錄正脈沖正脈沖負脈沖負脈沖脈沖信號變化后的電平值比脈沖信號變化后的電平值比初始電平值高初始電平值高脈沖信號變化后的電平值比脈沖信號變化后的電平值比初始電平值低初始電平值低V0V0V5V5V0V0V5V5返回目錄返回目錄20.1.3 20.1.3 脈沖信號的邏輯狀態脈沖信號的邏輯狀態脈沖信號的狀態脈沖信號的狀態高電平高電平 用用1 1 表示表示V0V0V5V5V0V0V5V5低電平低電平 用用0 0 表示表示返回目錄返回目錄20.2 20.2 基本門電路及其組合基本門電路

4、及其組合 UiUoKUccRK開開,1o U輸出高電平輸出高電平K閉閉,0o U輸出低電平輸出低電平輸入信號控制開關狀態可用二極管和三極管代替可用二極管和三極管代替返回目錄返回目錄20.220.2.1.1 晶體管的開關作用晶體管的開關作用R導通截止S3V0VSRRD3V0V20.2 20.2 基本門電路及其組合基本門電路及其組合20.220.2.1.1 晶體管的開關作用晶體管的開關作用飽和3V0VuO 0uO UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V例：如圖所示電路中，如圖所示電路中， V,6ccU ,k3CR ,k10BR 25, IUV,3V,1V1

5、 當輸入電壓當輸入電壓分別為分別為和和時，時， 試問晶體管試問晶體管處于何種工作狀態？處于何種工作狀態？U UI IT TR RB BR RC C+ +U UC CC C返回目錄返回目錄解：解：2mAA102A103633CCCC(sat)RUIA800.08mAmA252C(sat)BIIB63BBEIBA10230A10107.03IRUUI當當V3IU時，時，晶體管已處于深度飽和狀態。晶體管已處于深度飽和狀態。晶體管臨界飽和時的基極電流晶體管臨界飽和時的基極電流B63BBEIBA1030A10107.01IRUUI當當V1IU時，時，晶體管處于放大狀態晶體管處于放大狀態晶體管可靠截止。晶

6、體管可靠截止。當當V1IU時，時，返回目錄返回目錄20.20.2 2. .2 2 門電路的基本概念門電路的基本概念不 滿 足 條 件 的不 滿 足 條 件 的 電信號電信號能夠通過能夠通過“門門”不能夠通過不能夠通過“門門”滿足條件的電信號就是一種開關用電路做成這種開用電路做成這種開關關稱為稱為“門電路門電路”結論結論:門電路輸入信號與輸出信號之間存在一定的邏輯關系門電路輸入信號與輸出信號之間存在一定的邏輯關系返回目錄返回目錄門電路門電路的輸入和輸出信號都是用門電路的輸入和輸出信號都是用電位電位（或叫（或叫電平電平）高低表示）高低表示負邏輯負邏輯正邏輯正邏輯高電平用高電平用“1”表示表示低電平

7、用低電平用“0”表示表示高電平用高電平用“0”表示表示低電平用低電平用“1”表示表示輸入輸入信號信號輸出輸出信號信號返回目錄返回目錄1.“與與”門（門（ “與與”邏輯）邏輯）A、B、C 都滿足一定條件時，事件都滿足一定條件時，事件Y 才發生。才發生。EYABCYABC 燈燈Y亮的條件亮的條件：A “與與”B “與與”C 同時接通同時接通A1、B1、C1Y1A、B、C有一個為有一個為0Y0邏輯乘邏輯乘 邏輯與邏輯與返回目錄返回目錄2.“或或”門（門（ “或或”邏輯）邏輯）A、B、C 只要有一個滿足條件時只要有一個滿足條件時,事件事件Y 就發生就發生.AEYBC 燈燈Y亮的條件亮的條件：A “或或

8、”B “或或”C只要有一個接通只要有一個接通A1“或或”B1“或或”C1Y1A、B、C 都為都為0Y0Y=A+B+C邏輯加邏輯加 邏輯或邏輯或返回目錄返回目錄3.“非非”門（門（ “非非”邏輯）邏輯）A 滿足條件時，事件滿足條件時，事件Y 不發生不發生A 不滿足條件時，事件不滿足條件時，事件Y 發生發生AEYRAY 燈燈Y亮的條件：亮的條件： A 不接通不接通A0Y1A1Y0 燈燈Y不亮的條件：不亮的條件： A 接通接通邏輯非邏輯非返回目錄返回目錄輸入輸入A、B、C全為高電平全為高電平“1”，輸出輸出 Y 為為“1”。輸入A、B、C不全為“1”，輸出 Y 為“0”。0V0V0V0V0V3V+U

9、 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V20.20.2 2. .3 3 分立元件基本邏輯門電路分立元件基本邏輯門電路邏輯即：有即：有“0”出出“0”， 全全“1”出出“1”Y=A B C&ABYC00000010101011001000011001001111ABYC0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3V-U 12VRDADCABYDBC輸入輸入A、B、C全為低電平全為低電平“0”，輸出輸出 Y 為為“0”。輸入A、B、

10、C有一個為“1”，輸出 Y 為“1”。（3） 邏輯關系邏輯關系：邏輯即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+CABYC 100000011101111011001011101011111ABYC+UCC-UBBARKRBRCYT 1 0飽和（3）邏輯表達式：Y=A“0”10“1”“0”“1”AY（2）邏輯符號）邏輯符號1AY基本門電路基本門電路“非”門電路“或”門電路“與”門電路不同組合不同組合組合電路組合電路DY+12V+3VDADBAB+12VDCCRKRBRRC與門與門非門非門與非門與非門返回目錄返回目錄20.20.2 2. .4 4 基本邏輯門電路的組合基本邏輯

11、門電路的組合有“0”出“1”，全“1”出“0”&ABCY&ABC00010011101111011001011101011110ABYCY=A B C1Y有“1”出“0”，全“0”出“1”1Y00010010101011001000011001001110ABYCABC 1YABC 1Y=A+B+CY=AB+CDYABCD 1&0001BCYDA00011001010011000001100111010110110110010101101101011100100011010111001111011Y 1&CD&AB入“同”出“0”，入“異”出“1”000

12、ABY011101110Y=AB+AB&BAYY3Y2Y11ABY+=A B入“異”出“0”，入“同”出“1”001ABY010100111ABYBAYY3Y2Y1 1 1 1 1Y=AB+AB=A BABY1&ABY1 1ABY2Y2 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1BC T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1“1”(3.6V)4.3V鉗位2.1V“0”(0.3V)輸入全高“1”,輸出為低“0”1V T5Y R3R5AB CR4R2R1 T3 T4T2+5V T11V(0.3V)“1”“0”輸入有低“0”輸

13、出為高“1” 流過 E結的電流為正向電流VY 5-0.7-0.7 =3.6V5V00010011101111011001011101011110ABYCY=A B CY&ABC(1)(1) 輸出高電平電壓輸出高電平電壓UOH和輸出低電平電壓和輸出低電平電壓 UOL123/VOUV/IU1234BDACE輸出高電平電壓 U UOHOH對應于AB AB 段輸出電壓輸出低電平電壓 U UOLOL對應于DE DE 段輸出電壓 0.4V 2.4VOLOHUU通用通用TTL TTL “與非與非” 門門典型值典型值 0.3VU 3.6VUOLOH 返回目錄返回目錄ILUNLUOFFUBCAV/IU1

14、23V/OU1234(2)(2)噪聲容限電壓噪聲容限電壓 低電平噪聲容限電壓低電平噪聲容限電壓 UNL在保證輸出的高電平電壓不低于額定值在保證輸出的高電平電壓不低于額定值9090的條件下所容許疊加在輸入低的條件下所容許疊加在輸入低電平上的最大噪聲（或干擾）電壓。電平上的最大噪聲（或干擾）電壓。ILOFFNLUUU是在保證條件下所容許的最大輸入低電平電壓返回目錄返回目錄NHUONUIHUBCA(2)(2)噪聲容限電壓噪聲容限電壓 高電平噪聲容限電壓高電平噪聲容限電壓 UNH在保證輸出的低電平電壓的條件下所容許疊加在輸入高電平（極性和輸入在保證輸出的低電平電壓的條件下所容許疊加在輸入高電平（極性和

15、輸入信號相反）的最大噪聲（干擾）電壓信號相反）的最大噪聲（干擾）電壓ONIHNHUUU123V/OUV/IU1234在上述保證條件下所容的最小輸入高電平電壓返回目錄返回目錄例如：例如：設設TTL TTL “與非與非” 門的數據為門的數據為V;6.1 V,9.0 V,4.0 V,7.2ONOFFILIHUUUU則：則： V5.04.09.0NLUV1.16.17.2NHU返回目錄返回目錄(3)(3)扇出系數扇出系數NO指一個指一個 “與非與非” 門能帶同類門的最大數目，表示帶負載能力門能帶同類門的最大數目，表示帶負載能力G G2 2G G3 3G GN NG G1 18ON對對TTL TTL “

16、與非與非”門門ON如何計算如何計算 N NO O返回目錄返回目錄前后級之間的電流關系前后級之間的電流關系&前級&后級前級輸出高電平前級流出電流 IOH（拉電流）輸入高電平電流 IiH返回目錄前后級之間的電流關系前后級之間的電流關系&前級前級&后級后級前級輸出低電平 流入前級電流 IOL（灌電流）灌電流）輸入低電平電流 IiL返回目錄返回目錄名名 稱稱 及及 符符 號號 含含 義義 輸輸 入入 低低 電電 平平 電電 流流 IiL 輸輸 入入 為為 低低 電電 平平 時時 流流 入入 輸輸入入 端端 的的 電電 流流 -1 .4m A 。 輸輸 入入 高高 電電

17、平平 電電 流流 IiH 輸輸 入入 為為 高高 電電 平平 時時 流流 入入 輸輸入入 端端 的的 電電 流流 幾幾 十十 A 。 IO L及及 其其 極極 限限 IO L（m ax） 當當 IO L IO L (m ax)時時 ，輸輸 入入不不 再再 是是 低低 電電 平平 。 IO H及及 其其 極極 限限 IO H (m ax) 當當 IO H IO H (m ax)時時 ， 輸輸 出出不不 再再 是是 高高 電電 平平 。 關于電流的技術參數關于電流的技術參數返回目錄返回目錄G G2 2G G1 1G G3 3G GN N前級輸出為高電平時前級輸出為高電平時IOHIiH1IiH3Ii

18、H2IiHN輸出高電平時，流出前級的電流輸出高電平時，流出前級的電流（拉電流）：（拉電流）：iHOHOHiHNiH2iH1OHIINIIII(max) 前級輸出高電平返回目錄返回目錄G G2 2G G1 1G G3 3G GN N前級輸出為低電平時前級輸出為低電平時IOLIiL1IiL3IiL2IiLN輸出低電平時，流入前級的電輸出低電平時，流入前級的電流（灌電流）：流（灌電流）：iLOLOLiLNiL2iL1OLIINIIII(max) 前級輸出低電平返回目錄返回目錄(4) 平均傳輸延遲時間平均傳輸延遲時間tuiotuoo50%50%tpd1tpd2平均傳輸延遲時間平均傳輸延遲時間)(212

19、pd1pdpdttt注意注意：此值愈小愈好此值愈小愈好上升延遲時間 下降延遲時間返回目錄返回目錄5.5.兩種實際的兩種實際的TTLTTL與非門芯片與非門芯片2134567891011121314CT74LS20(4CT74LS20(4輸入輸入2 2門門) )2134567891011121314CT74LS00(2CT74LS00(2輸入輸入4 4門門) )返回目錄返回目錄“1”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T1“0”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11V1V&YEBA邏輯符號邏輯符號 0

20、高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY1E0EABY 功能表功能表“1”“0”“0”A1 B1工作原理工作原理A0UDDST2DT1YSD截止截止導通導通輸出輸出 Y1返回目錄返回目錄工作原理工作原理A1UDDST2DT1YSD導通導通截止截止輸出輸出 Y0返回目錄返回目錄2. 2. CMOS “與非與非” 門電路門電路UDDT3T2AYT1BT4N 溝道增強型管溝道增強型管兩管串聯兩管串聯驅動管驅動管P 溝道增強型管溝道增強型管兩管并聯兩管并聯負載管負載管返回目錄返回目錄A1UDDT3T2YT1T4B1導通導通電阻很低電阻很低截止截止電阻很高電阻很高02.

21、2. CMOS “與非與非” 門電路門電路返回目錄返回目錄A0UDDT3T2YT1T4B1截止截止電阻很高電阻很高導通導通電阻很低電阻很低12. 2. CMOS “與非與非” 門電路門電路返回目錄返回目錄3. 3. CMOS “或非或非” 門電路門電路UDDT3T2AT1T4BN 溝道增強型管溝道增強型管兩管并聯兩管并聯驅動管驅動管P 溝道增強型管溝道增強型管兩管串聯兩管串聯負載管負載管返回目錄返回目錄UDDT3T2T1T4A0B0截止截止導通導通Y13. 3. CMOS “或非或非” 門電路門電路返回目錄返回目錄UDDT3T2T1T4A0B1截止截止導通導通Y03. 3. CMOS “或非或

22、非” 門電路門電路返回目錄返回目錄i3VT Viiiiii3VT VTGuiuOCCTGuiuiCC1“1”TGuiuiCC1“0”20.20.5 5 邏輯代數邏輯代數20.20.5 5.1 .1 邏輯代數運算法則邏輯代數運算法則 在邏輯代數中，用在邏輯代數中，用 “1 1” 、“0 0” 表示兩種對立的邏輯狀態。表示兩種對立的邏輯狀態。普通代數表示普通代數表示數量關系數量關系邏輯代數表示邏輯代數表示邏輯關系邏輯關系邏輯代數中基本運算邏輯代數中基本運算邏輯乘（邏輯乘（“與與”運算）運算） 邏輯加（邏輯加（“或或”運算）運算） 求求 反（反（“非非”運算）運算） 返回目錄返回目錄0 0=0 1=

23、1 0=01 1=10+0=00+1=1+0=1+1=11001 由三種基本的邏輯運算關系由三種基本的邏輯運算關系得以下運算結論得以下運算結論返回目錄返回目錄1.基本運算法則基本運算法則1. A 0 =0 A=0 2. A 1=1 A=A0 A 3. A A=A1 A A A 4.0 AAA A 5. A+0=A 0 A 返回目錄返回目錄1 A 7.7. A+ A = A6. A+1=18.1 AAAA A A AA 9.返回目錄返回目錄普通代數能否寫成這種形式？交換律交換律結合律結合律分配律分配律10. A+B=B+A11. A B=B A13. A+B+C=A+ ( B+C ) =(A+B

24、)+C12. ABC=(AB) C =A (BC) 14. A(B+C)=AB+AC15. A+BC=(A+B)(A+C)2. 運算規律運算規律返回目錄返回目錄16. A（A+B）=A證明：證明： A（A+B）=AAABAAB A（1B）A吸收律吸收律17.ABBAA )(18.AABA 19.BABAA 證明：證明：20.ABAAB 21.ABABA )(返回目錄返回目錄BAAABABAABAAAABABAABAA )()()()(吸收律（摩根定律）吸收律（摩根定律）21.ABABA )(BAAB 22.證明：證明：AAABBAABBBAABAABABA )()(23.BABA 返回目錄返回

25、目錄AB0001101111100100ABBABABABA111111001100000020.20.5 5.2 .2 邏輯函數邏輯函數邏輯函數邏輯函數 Y Y（A A、B B、C C ）A、B、C 是是輸入變量輸入變量，Y 是是輸出變量輸出變量。字母上無反號的叫字母上無反號的叫原變量原變量，有反號的叫，有反號的叫反變量反變量。任何一件具體事物的因果關系都可以用一個邏輯函數描述任何一件具體事物的因果關系都可以用一個邏輯函數描述邏輯函數常用邏輯函數常用等方法描述等方法描述邏輯狀態表邏輯狀態表 邏邏輯式輯式 邏輯圖邏輯圖 卡諾圖卡諾圖返回目錄返回目錄舉重裁判電路舉重裁判電路BC A Y主裁判控制

26、按主裁判控制按鈕鈕副裁判控制按副裁判控制按鈕鈕只有當主裁判按下按鈕只有當主裁判按下按鈕A ，同時至少有一名副裁判按下按鈕同時至少有一名副裁判按下按鈕B 或或C 時，指示燈時，指示燈Y 才會亮。才會亮。指示燈指示燈Y 的狀態是按鈕的狀態是按鈕A、B、C 狀態的函數狀態的函數A1、B1、C1 表示三個按鈕按下的狀態，表示三個按鈕按下的狀態，A0、B0、C0 表示三個按鈕沒有按下的狀態，表示三個按鈕沒有按下的狀態，Y Y1 1 指示燈亮，指示燈亮，Y Y0 0 表示指示燈不亮。表示指示燈不亮。Y（A、B、C）返回目錄返回目錄20.20.5 5. .3 3 邏輯函數的表示方法邏輯函數的表示方法1. 1

27、. 邏輯真值表邏輯真值表以表格的形式表示輸入、輸出變量的邏輯狀態關系以表格的形式表示輸入、輸出變量的邏輯狀態關系舉重裁判電路的邏輯狀態表舉重裁判電路的邏輯狀態表 輸入輸入 輸出輸出 Y A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 2. 2. 邏輯函數式邏輯函數式 用用 “與與”、 “或或” 、“非非” 等邏輯運算的組合式，表示邏輯函數的等邏輯運算的組合式，表示邏輯函數的輸入與輸出的關系的邏輯狀態關系。輸入與輸出的關系的邏輯狀態關系。BC A Y舉重裁判電路的邏輯函數式舉重裁判電路的邏輯函數式YA（B

28、 +C）返回目錄返回目錄3. 3. 邏輯圖邏輯圖 用用 “與與”、 “或或” 、“非非” 等相應的邏輯符號表示函數關系等相應的邏輯符號表示函數關系YA（B +C）或門，實現或門，實現 Y1 B +C&1ABCYY1與門，實現與門，實現 Y Y1 A返回目錄返回目錄4. 4. 卡諾圖卡諾圖在在 n 變量邏輯函數中，若變量邏輯函數中，若m 為包含為包含 n 個因子的乘積個因子的乘積項，而且這項，而且這 n 個變量均以原變量或反變量的形式在個變量均以原變量或反變量的形式在 m 中出現一次，稱中出現一次，稱 m 為該組變量的最小項。為該組變量的最小項。例如：例如：A、B、C三變量的最小項有三變

29、量的最小項有CBACBACBACBACBACABBCAABC共共8個最小項（個最小項（23個）個）n 個個變量變量共有共有 個最小項個最小項n2最小項最小項返回目錄返回目錄CBACBACBACBACBACABBCAABC 若兩個最小項只有一個變量以原、反區別，若兩個最小項只有一個變量以原、反區別，稱它們稱它們邏輯相鄰邏輯相鄰。如如CBABCA只有只有C 變量以原、反區別，具有相鄰性變量以原、反區別，具有相鄰性BA邏輯相鄰的項可以邏輯相鄰的項可以合并，消去一個因合并，消去一個因子。子。最小項有如下重要性質最小項有如下重要性質 ：1. 在輸入變量的任何取值下在輸入變量的任何取值下, 必有一個最小項

30、必有一個最小項,而且僅而且僅 有一個有一個最小項的值為最小項的值為12. 任意兩個最小項的乘積為任意兩個最小項的乘積為03. 全體最小項之和為全體最小項之和為14. 具有相鄰性的兩個最小項之和可以合并成一項并消去一個因子具有相鄰性的兩個最小項之和可以合并成一項并消去一個因子返回目錄返回目錄卡諾圖卡諾圖卡諾圖卡諾圖卡諾圖的每一個方塊（最小項）代表一種輸入卡諾圖的每一個方塊（最小項）代表一種輸入組合，并且把對應的輸入組合注明在陣列圖的左組合，并且把對應的輸入組合注明在陣列圖的左方和上方。方和上方。是與變量的最小項對應的按一定規則排列的方格圖，每一個是與變量的最小項對應的按一定規則排列的方格圖，每一

31、個小方格填入一個最小項。小方格填入一個最小項。BABAABBA0101BACBACBABCACBACABABCCBACBA0100011110ABC返回目錄返回目錄單元編號0010填入ABCD0100函數值DCBADCBACDBADCBADBCAABCDBCDADCBADCBADCABDCAB10m1m3m2m6m7m5m4m12m13m15m14m0m8m9m11mDCBADCBACDBADCBADABCABCD0001111000011110四變量卡諾圖四變量卡諾圖只有只有一項一項不同不同返回目錄返回目錄 輸入輸入 輸出輸出 Y A B C 0 0 0 0 0 1 0 1 0 0 1 1

32、1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 010001111011100000ABC舉重裁判電路卡諾舉重裁判電路卡諾圖圖)7,6,5(),(ABCCABCBACBAFY返回目錄返回目錄用卡諾圖表示邏輯函數用卡諾圖表示邏輯函數邏輯函數邏輯函數最小項之和最小項之和對應位置寫對應位置寫1其余其余寫寫0寫成寫成在卡諾圖在卡諾圖上上結論：結論：任何一個邏輯函數都等于它的卡諾圖任何一個邏輯函數都等于它的卡諾圖 中填中填1 1的那些最的那些最小項之和。小項之和。返回目錄返回目錄例：用卡諾圖表示邏輯函數用卡諾圖表示邏輯函數BAACDDBADCBAY解：首先把首先把Y化成最

33、小項之和的形式化成最小項之和的形式)()()(CCBACDBBADCCBADCBAY)()( DDCBADDCBACDBAABCDDCBADBCADCBADCBADCBADCBACDBACDBAABCDDCBADBCADCBAmmmmmmm返回目錄返回目錄 1 1 1 1 0 1 0 0 1 0 0 1 0 0 1 00001111000011110CDAB畫出四變量的卡諾圖，在對應于函數式中各最小畫出四變量的卡諾圖，在對應于函數式中各最小 的的位置上填入位置上填入1 ，其余位置上填入，其余位置上填入0 ，就得到如下，就得到如下Y 的卡諾圖的卡諾圖返回目錄返回目錄例1

34、：化簡 20. 20.5 5. .4 4 邏輯函數的化簡邏輯函數的化簡CABCBACBAABCY)()(BBCABBACCAAC A例2：化簡CBCAABY)(AACBCAABCBACACABABCAAB BABAA例3：化簡CBACBAABCYABCCBACBAABCACBC CBCBA)(CBCBACBABAABCBACBAY例4：化簡（5 5）吸收法）吸收法利用利用AABA可將可將AB項消去。項消去。例例5：ADADADBCBAADABDCBAY)( )(1ABDCDCABABDCABABDCABABY)( )(2返回目錄返回目錄（6 6）消項法）消項法利用利用CAABBCCAAB將將B

35、C項消去項消去例例6：EBADCBAEDCEBADCBAEDCEBADCBAY )()()( )(返回目錄返回目錄例7：化簡DBCDCBADABABCYDBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDB 2. 2. 應用卡諾圖化簡應用卡諾圖化簡用卡諾圖化簡的思想就是利用基本定律用卡諾圖化簡的思想就是利用基本定律ABAAB把互反的變量消去把互反的變量消去,使兩個乘積項合并為一個乘積項。使兩個乘積項合并為一個乘積項。利用卡諾圖化簡的規則：利用卡諾圖化簡的規則： 將取值為將取值為 “1”的相鄰小方格圈成矩形，相鄰小方

36、格包括最上的相鄰小方格圈成矩形，相鄰小方格包括最上 行與最下行及最左行與最下行及最左列與最右列同列或同行兩端的兩個小方格。列與最右列同列或同行兩端的兩個小方格。 圈的個數應最少，圈內小方格個數應盡可能多。圈的個數應最少，圈內小方格個數應盡可能多。 所圈取值為所圈取值為 “1”的相鄰小方格的個數應為的相鄰小方格的個數應為 2n 個個 每圈一個新的圈時，必須包含至少一個從未圈過的最小項。每圈一個新的圈時，必須包含至少一個從未圈過的最小項。 每一個取值為每一個取值為 “1” 的小方格可被圈多次。的小方格可被圈多次。返回目錄返回目錄00CDAB01101110110100000000000BDDCCB

37、A例1：用卡諾圖化簡邏輯函數 )15,13,9,7,5,4,1(mY畫出四變量的卡諾圖畫出四變量的卡諾圖111 1把函數把函數 所具有的最小項為的填入相應的小方格中所具有的最小項為的填入相應的小方格中1 1111 11 11 1將函數式中沒有出現最小項的位置填圈取值為1 1的小方格, ,個數為n n, ,小方格盡可能地多取。消去取值不同的變量將得到的三個最小項相加，得CBADCBDY不能采用的圈小方格的方法：不能采用的圈小方格的方法：ABCD0001111000010000010 0011 10 00100 001110返回目錄返回目錄例2：化簡Y(A,B,C,D)= (0,2,3,5,6,8

38、,9,10,11,12,13,14,15)ABCD0001111000011110DCBDBCBDCAF 1111111 11 11111 11000 0DCBDBCBDCA返回目錄返回目錄思考題：思考題：試用卡諾圖表示式試用卡諾圖表示式ABCCBACBACBAF 從圖上能否看出這已是最簡式？從圖上能否看出這已是最簡式？返回目錄返回目錄20.20.6 6.1 .1 組合邏輯電路的分析組合邏輯電路的分析組合邏輯電路的分析所要完成的工作是通過分析組合邏輯電路的分析所要完成的工作是通過分析找出電路的邏輯功能來。找出電路的邏輯功能來。分析組合邏輯電路的步驟分析組合邏輯電路的步驟：邏輯圖邏輯式運用邏輯代

39、數化簡真值表分析功能返回目錄返回目錄BABAABBABAYYY21ABBBXY2ABAAXY1例1：分析下面的邏輯圖&BAYY2Y1XG1G2G3G4ABX 返回目錄返回目錄 輸入輸入 輸出輸出 Y A B 0 0 0 1 1 0 1 1 0 1 1 0 邏輯狀態表邏輯狀態表邏輯功能邏輯功能：當輸入端：當輸入端A和和B不是同為不是同為1或或0時，輸出為時，輸出為1； 否則，輸出為否則，輸出為0。 BABABAY 1異或門異或門Y&1.BA&C101AA=AC +BCY=AC BC 設：C=1封鎖打開選通A信號Y&1.BA&C001設：C=0選通B信號B=

40、AC +BCY=AC BC20.20.6 6.2 .2 組合邏輯電路的綜合組合邏輯電路的綜合 組合邏輯電路的組合邏輯電路的 綜合（或稱為設計）的工作綜合（或稱為設計）的工作是要求設計者按照給定的具體邏輯要求設計出最簡單的邏輯電路。是要求設計者按照給定的具體邏輯要求設計出最簡單的邏輯電路。綜合組合邏輯電路的步驟：綜合組合邏輯電路的步驟：邏輯要求邏輯狀態表邏輯式化簡或變換邏輯圖返回目錄返回目錄例例1：旅客列車分特快、直快和普快，并依此為優先旅客列車分特快、直快和普快，并依此為優先通行次序。某站在同一時間只能有一趟列車從車站通行次序。某站在同一時間只能有一趟列車從車站開出，即只能給出一個開車信號，試

41、畫出滿足上述開出，即只能給出一個開車信號，試畫出滿足上述要求的邏輯電路。要求的邏輯電路。 設設A、B、C 分別代表特快、直快、普快分別代表特快、直快、普快 開車信號分別為開車信號分別為YA、 YB 、 YC返回目錄返回目錄CBAYCBCACBAYBABCCABCBACBAYA解：解：由題中給出的邏輯要求，列邏輯狀態表由題中給出的邏輯要求，列邏輯狀態表 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 YC 0 0 0 0 1 1 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 YB YA C B A 返回目錄返回目錄對已寫出

42、的函數式化簡對已寫出的函數式化簡AABBAABCCABCBACBAY ABABCACBAYBCBAYC&ACCYBYAYB返回目錄返回目錄例例2：有三個輸入變量有三個輸入變量A、B、C，當輸入端有偶數個當輸入端有偶數個1時，給出一個指示信號，試用與非門實現。時，給出一個指示信號，試用與非門實現。解：解：根據要求寫出邏輯狀態表根據要求寫出邏輯狀態表 AB C Y 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 0返回目錄返回目錄規定：輸入有偶數個1時，輸出用高電平表示CABCBABCAY題中要求用與非門實現題中要

43、求用與非門實現 將上式進行變換成將上式進行變換成與非式與非式根據直值表，可寫出如下的函數式根據直值表，可寫出如下的函數式CABCBABCACABCBABCACABCBABCAY 返回目錄返回目錄CABCBABCAY根據上面的邏輯函數式，畫出邏輯圖。根據上面的邏輯函數式，畫出邏輯圖。&BY&BCACCBACABA返回目錄返回目錄2. 應用“與非”門構成“或”門電路1. 應用“與非”門構成“與”門電路AY&B&BAY&由邏輯代數運算法則：ABABY由邏輯代數運算法則：BABABAY&YAYBA&AY 由邏輯代數運算法則：BABABAY 開工為

44、“1”，不開工為“0”； G1和 G2運行為“1”，不運行為“0”。0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2ABCCABCBABCA1 GABCCBACBACBA2 GABC00100111101111ACBCAB1 G1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 1ACBCAB1 GACBCAB ABCCBACBACBA2 GABCCBACBACBA2 G ABC0010

45、0111101111ABCA BC&G1G2&20.20.7 7. .1 1 半加器半加器“半加半加” 就是求本位和，不考慮低位進來的進位數。就是求本位和，不考慮低位進來的進位數。 BA 半加和半加和0 001 010 111 10 1進位進位返回目錄返回目錄20.20.7 7 加法器加法器半加器邏輯狀態表半加器邏輯狀態表 A B C S 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0邏輯式邏輯式BABABASABABCSCABCO半加器符號半加器符號&1ABSC邏輯圖邏輯圖返回目錄返回目錄20.20.7 7. .2 2 全加器全加器 在多位數相加時，兩

46、個待加數在多位數相加時，兩個待加數 和和 還要還要考慮來自低位的進位數考慮來自低位的進位數 ，由此得出本位和數，由此得出本位和數（全加和數）（全加和數） 和進位數和進位數iAiB1iCiSiC 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 iAiB1iCiCiS全加器邏輯狀態表全加器邏輯狀態表根據邏輯狀態表，寫出邏輯函數式根據邏輯狀態表，寫出邏輯函數式1iii1iii1iii1iiiiCBACBACBACBAS1iiiCBA1iii1iii1iii1iiiiCBACBACBACBA

47、C1ii1iiiiCACBBAAiBiCi-1 1&1Si1Ci1邏輯圖邏輯圖1)()(iiiiiiiiiiiCBABACBABASiiiiiiiiBACBABAC1)(iiiiiiBABABASiiiiBABAS11iiiCSCSSiiiiBASCC1半加和：半加和：所以：所以：根據邏輯狀態表，寫出邏輯函數式根據邏輯狀態表，寫出邏輯函數式返回目錄返回目錄邏輯符號邏輯符號iAiB1iCiSiCCOCI返回目錄返回目錄11iiiCSCSSiiiiBASCC11BiAiCi-1Si思考題思考題：試說明試說明2111011111各式的含義各式的含義返回目錄返回目錄 n 位二進制代碼有 2n

48、種組合，可以表示 2n 個信息。編碼器編碼器（1） 確定二進制代碼的位數確定二進制代碼的位數因為輸入有八個信號，所以輸出的是三位二進制代碼因為輸入有八個信號，所以輸出的是三位二進制代碼3,82nn（2） 列編碼表列編碼表 編碼表編碼表 是把待編碼的八個信號和的二進制代碼列成的表格是把待編碼的八個信號和的二進制代碼列成的表格返回目錄返回目錄三位二進制編碼表三位二進制編碼表 輸入輸入 輸輸 出出 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 返回目錄返回目錄 （3 3）由編碼表寫出邏

49、輯式由編碼表寫出邏輯式7654765476542 IIIIIIIIIIIIY7531753175310 IIIIIIIIIIIIY7632763276321 IIIIIIIIIIIIY返回目錄返回目錄（4 4） 由邏輯式畫出邏輯圖由邏輯式畫出邏輯圖11106I7I5I4I3I2I1I2Y1Y0Y6I7I5I4I3I2I1I2Y1Y0Y1111111&返回目錄返回目錄20.20.8 8.2 .2 二十進制編碼器二十進制編碼器二十進制編碼器是將十進制的十個數碼二十進制編碼器是將十進制的十個數碼 0、1、2、3、4、5、6、7、8、9 編成二進制代碼的電路，編成二進制代碼的電路， 這種代碼又

50、稱為這種代碼又稱為BCD碼。碼。（1 1）確定二進制代碼的位數）確定二進制代碼的位數輸入有十個數碼，輸出應是四位二進制代碼。輸入有十個數碼，輸出應是四位二進制代碼。輸入：輸入：I0 I9輸出：輸出：Y4 Y1（2 2）列編碼表）列編碼表返回目錄返回目錄輸入輸入 Y3 Y2 Y1 Y0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 8421碼編碼表碼編碼表返回目錄返回目錄（3 3） 由編碼表寫出邏輯式由編碼表寫出邏輯式989

51、8983IIIIIIY9753197531975310 IIIIIIIIIIIIIIIY765476542 IIIIIIIIY763276321 IIIIIIIIY返回目錄返回目錄S S0 0S S1 1S S2 2S S3 3S S4 4S S5 5S S6 6S S7 7S S8 8S S9 90I1I2I3I4I5I6I7I8I9I0Y1Y2Y3YV5（4 4） 畫邏輯圖畫邏輯圖返回目錄返回目錄20.20.8 8.3 .3 優先編碼器優先編碼器 優先編碼器是考慮輸入信號的優先級別的編碼器，常用的優先編優先編碼器是考慮輸入信號的優先級別的編碼器，常用的優先編碼器為碼器為CT74LS147,

52、其編碼表如下其編碼表如下: 1 1 1 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 x x x x x x x x 1 0 x x x x x x x 1 1 0 x x x x x x 1 1 1 0 x x x x x 1 1 1 1 0 x x x x 1 1 1 1 1 0 x x x 1 1 1 1 1 1 0 x x 1 1 1 1 1 1 1 0 x 1 1 1 1 1 1 1 1 0 123456 789I I I I I I I I

53、I I I II I I I I I0123YYYY 20.20.9 9 譯碼器和數字顯示譯碼器和數字顯示20.20.9 9.1 .1 二進制譯碼器二進制譯碼器譯碼是將二進制代碼按其編碼時的愿意譯碼是將二進制代碼按其編碼時的愿意 譯成對應的信號或十進制數碼。譯成對應的信號或十進制數碼。如：如：三位二進制代碼三位二進制代碼八個對應信號八個對應信號（1）列出譯碼器的狀態表）列出譯碼器的狀態表輸出是一組高、低電平信號。輸出是一組高、低電平信號。二進制譯碼器二進制譯碼器輸入是一組二進制代碼，輸入是一組二進制代碼，返回目錄返回目錄 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1

54、0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B C 輸 出 輸入76543210YYYYYYYY 三位二進制譯碼器的狀態表三位二進制譯碼器的狀態表返回目錄返回目錄（2）由狀態表寫出邏輯式）由狀態表寫出邏輯式CBAY 1CBAY 4CBAY 2BCAY 3CBAY 0CBAY 5CABY 6ABCY 7（3）由邏輯式畫出邏輯圖）由邏輯式畫出邏輯圖返回目錄返回目

55、錄1Y0Y2Y3Y4Y5Y6Y7YABC11110111111110三位二進制譯碼器邏輯圖三位二進制譯碼器邏輯圖3 3線線8 8線譯碼器線譯碼器返回目錄返回目錄常用的常用的3 3線線8 8線線譯碼器是譯碼器是CT74LS138CT74LS138為擴大使用功能，為擴大使用功能， CT74LS138 除了三個輸入端外，除了三個輸入端外， 增加了使能端增加了使能端S1 、S2 、S3 。當當 S11 且且S2 S3 0 時譯碼器進行譯碼工作，時譯碼器進行譯碼工作， 不滿足此條件，輸出端輸出高電平。不滿足此條件，輸出端輸出高電平。返回目錄返回目錄CT74LS139型譯碼器(a) 外引線排列圖；(b)

56、邏輯圖(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y12Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1 輸輸 入入 輸 出SA0A1Y0110000011001101110 Y1Y2Y3111011101110111CT74LS139型譯碼器S = 0時譯碼器工作時譯碼器工作輸出低電平有效輸出低電平有效0AS2-42-4線譯碼器線譯碼器ABCD0Y1Y2Y時時，當當 0 S3Y1AAEBECEDE總線總線時時，當當 0 S00總線總線0AS2-4

57、2-4線譯碼器線譯碼器ABCDAEBECEDE0Y1Y2Y3Y1A脫離總線脫離總線數據數據例2：試用譯碼器實現邏輯式Y=AB+BC+ACABCCABCBABCAACBCABYCBAY5BCAY3解：由于是三變量函數，故選用74LS138譯碼器。將邏輯式用最小項表示將輸入變量A,B,C分別對應地接到譯碼器的輸入端A2,A1,A0。由74LS138的邏輯式可得出ABCY7CABY676537653YYYYYYYYY因此得出：邏輯圖如下：76537653YYYYYYYYYABCY&0Y1Y2Y3Y4Y5Y6Y7Y1A2A1A0S3S2S174LS138數碼顯示器件（數碼管) 二 十進制代碼2

58、0.20.9.2 9.2 二十進制顯示譯碼器二十進制顯示譯碼器數碼顯示器件數碼顯示器件半導體數碼管半導體數碼管熒光數碼管熒光數碼管輝光數碼管輝光數碼管液晶顯示器液晶顯示器返回目錄返回目錄1. 半導體數碼管半導體數碼管(LED) 數碼管數碼管)abcdefga bcdegfabdega bde內部是一個內部是一個結結外加電壓外加電壓返回目錄返回目錄gfedcba例：共陰極接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低電平時發光高電平時發光共陽極接法abcgdefdgfecbagfedcba共陰極接法abcdefg2. 2. 七段顯示譯碼器七段顯示譯碼器功能

59、：功能：把把8421二十進制代碼譯成對應于數碼管的十二十進制代碼譯成對應于數碼管的十個字段信號，驅動數碼管，顯示出相應的十進制數碼個字段信號，驅動數碼管，顯示出相應的十進制數碼常用的器件為常用的器件為CT74LS2471AbcdefgCCU a2ALTBIRBI3A4AGNDCT74LS247返回目錄返回目錄1AbcdefgCCU a2ALTBIRBI3A4AGNDCT74LS247控制端輸入端輸出端 試燈輸入端1BI0LT0ga滅燈輸入端0BI1ga滅0 輸入端返回目錄返回目錄gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0

60、 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9Q3 Q2Q1Q0agfedcb譯碼器二 十進制代碼100101111117個4位1A2ALT0AV5RBIBI3AabcdefgCT74LS247七段譯碼器和數碼管的聯接圖七段譯碼器和數碼管的聯接圖返回目錄返回目錄20.120.10 0 數據分配器和數據選擇器數據分配器和數據選擇器20.10.1 數據分配器數據分配器功能：功能：將一個輸入數據分時分送到多個輸出端將一個輸入數據