1、A&SB&RQQ(a)QQSR(b) 第一節第一節 R-S觸發器觸發器一、一、 基本基本R-S觸發器觸發器 下圖是基本RS觸發器的邏輯圖和邏輯符號。它由兩個與非門交叉連接而成。R、S是輸入端，Q、Q 是輸出端。 RDSDRDSD第1頁/共38頁 在正常條件下， 若Q=1， 則 =0， 稱觸發器處于“1”態；若Q=0，則 =1，稱觸發器處于“0”態；輸入端RD稱為置“0”端，SD稱為置“1”端。 下面分析輸入與輸出的邏輯關系。 (1) SD=1， RD=0。 當 RD=0時，與非門A的輸出為1，即 =1。由于SD=1，與非門B的兩個輸入端全為1，所以B門的輸出為0，即Q=0。若觸

2、發器原來處于“0”態， 在SD=1，RD=0信號作用下，觸發器仍保持“0”態；若原來處于“1”態，則觸發器就會由“1”狀態翻轉為“0狀態。 QQQ第2頁/共38頁 (2) SD=0， RD=1。 設觸發器的初始狀態為0，則Q=0， =1。由于SD=0，B門有一個輸入為0，其輸出Q則為1，而A門的輸入全為1，其輸出 則為0。因此，觸發器由“0”狀態翻轉為“1”狀態。若它的初始狀態為1 態，觸發器仍保持“1”狀態不變。 (3) SD=1， RD=1。 在SD=1、RD=1時，若觸發器原來處于“0”態，即Q=0， =1， 此時B門的兩個輸入端都是1，輸出Q=0，A門有一個輸入為0， 輸出 =1， 觸

3、發器的狀態不變。 QQQQ第3頁/共38頁 若觸發器原來處于“1”狀態，即Q=1、 =0， 此時，A門輸出為0，即 =0，B門輸出為1，即Q=1，觸發器的狀態也不變。由此可見，SD=1, RD=1觸發器保持原有狀態，這體現了觸發器的記憶功能。 (4) SD=0， RD=0。 RD、 SD全為0時，A、B兩門都有0輸入端，則它們的輸出Q、 全為1，這時，不符合Q與 相反的邏輯狀態。當R和S同時由0變為1后，觸發器的狀態不能確定， 這種情況在使用中應避免出現。綜上所述，可列出基本RS觸發器的邏輯狀態表。 QQQQ第4頁/共38頁基本RS觸發器的狀態表 Q 從上述分析可知，基本RS觸發器有兩個狀態，

4、它可以直接置位或復位，并具有存儲和記憶功能。 第5頁/共38頁 二、可控二、可控R-S觸發器觸發器 圖（a）是可控RS觸發器的邏輯圖，圖（b）是其邏輯符號。其中，與非門A和B構成基本RS觸發器， 與非門C、D構成導引電路，通過它把輸入信號引導到基本觸發器上。RD、SD是直接復位、直接置位端。只要在RD或SD上直接加上一個低電平信號，就可以使觸發器處于預先規定的“0”狀態或“1”狀態。另外，RD、SD在不使用時應置高電平。CP是時鐘脈沖輸入端，時鐘脈沖來到之前，即CP=0時，無論R和S端的電平如何變化，C門、D門的輸出均為1，基本觸發器保持原狀態不變。在時鐘脈沖來到之后，即CP=1時，觸發器才按

5、R、 S端的輸入狀態決定其輸出狀態。時鐘脈沖過去之后，輸出狀態保持時鐘脈沖為高電平時的狀態不變。第6頁/共38頁（a） 邏輯電路圖；邏輯電路圖； （b） 邏輯符號圖邏輯符號圖A&RDB&SDQQ(a )C&D&SRCPSDRDSCPRQQ(b )第7頁/共38頁 在時鐘脈沖來到之后，CP變為1，R和S的狀態開始起作用，其工作狀態如下所述。 (1) S=1， R=0。 由于S=1，當時鐘脈沖來到時，CP=1，C門輸出為0。若觸發器原來處于“0”態，即Q=0、 =1，則A門輸出轉變為Q=1。因為R=0，D門輸出為1， B門輸入全為1 ，則輸出變為 =0。 若觸發器原

6、來處于“1”狀態，即Q=1、 =0，則A門輸出為Q=1。因為R=0，D門輸出為1，B門輸入全為1，則輸出為 =0。結論，當S=1，R=0時不管觸發器原來處于何種狀態，在CP到來后觸發器處于“1”狀態。 QQQQ第8頁/共38頁 (2) S=0, R=1。 由于R=1，時鐘脈沖來到之后，CP=1，D門輸入全為1，則D門輸出為0，不管觸發器原來處于何種狀態， =1。由于A門輸入全為1，所以Q=0。 (3) R=0， S=0。 由于R=0、S=0，則C門、D門均輸出為1，所以觸發器的狀態不會改變。 (4) S=1， R=1。 R=1、S=1，當時鐘脈沖到來之后，CP=1，則C門與D門輸出都為0，A門

7、與B門輸出為1，即Q= =1，破壞了Q與 的邏輯關系，當輸入信號消失后，觸發器的狀態不能確定，因而實際使用中應避免出現此情況。 QQQ第9頁/共38頁表 14-2 邏輯狀態表 第10頁/共38頁圖圖 14 3 3工作波形工作波形圖圖CP123456RSQQ不定第11頁/共38頁 表 14-2 是其邏輯狀態表。 表中Qn+1表示第n個脈沖作用后Q端的狀態，Qn表示第n個脈沖作用前Q端的狀態（現態）。 由圖 14 - 3 可知，觸發器狀態隨R、S及CP脈沖而變化， 在時鐘脈沖CP作用期間，即CP=1期間，R和S不能同時為1； 若R、S的狀態連續發生變化，則觸發器的狀態亦隨之發生變化， 即出現了在一

8、個計數脈沖作用下，可能引起觸發器一次或多次翻轉，產生了“空翻”現象，因此，可控RS觸發器不能作為計數器使用。 第12頁/共38頁 第二節第二節 主從主從J-K觸發器觸發器 主從J-K觸發器是一種無空翻的觸發器。圖 （a）是J-K觸發器的邏輯電路圖，圖 （b）是其邏輯符號。它由兩個可控R-S觸發器組成，前級為主觸發器，后級為從觸發器， 、 是直接置位、復位端（平時應處于高電平）， J、 K為控制輸入端，時鐘脈沖經過反相器將 加到從觸發器上， 從而形成兩個互補的時鐘控制信號。 DsDRCP第13頁/共38頁（a） 邏輯圖邏輯圖 （b） 邏輯符號邏輯符號主SDSRJCPKRDQQ從CPRDSDQQ1

9、(a)QQCPKJSDRD(b)CPSR第14頁/共38頁 時鐘脈沖作用期間，CP=1， =0，從觸發器被封鎖，保持原狀態，Q在脈沖作用期間不變；主觸發器的狀態取決于時鐘脈沖為低電平的狀態和J、 K輸入端的狀態。 當時鐘脈沖過去后， CP=0， =1，主觸發器被封鎖，從觸發器導引門暢通，將主觸發器的狀態移入從觸發器中。CPCP第15頁/共38頁其工作過程如下： ( 1) J=1， K=1。 設時鐘脈沖到來之前，即CP=0，觸發器的初始狀態為“0”， 這時主觸發器的S= =1，R=Q=0，當時鐘脈沖到來之后， 即CP=1時，由于主觸發器的S=1和R=0，故翻轉為“1”態。當CP從1 下跳為0時，

10、由于從觸發器S=1和R=0，它也翻轉為“1”態。 反之， 若觸發器的初始狀態為“1”，則主觸發器的S=Q=0，R=Q=1，當CP=1時，它翻轉為“0”態。 當CP下跳為0時，從觸發器也翻轉為“0”態。 即當J=1，K=1，在CP脈沖作用下，觸發器狀態翻轉。Q第16頁/共38頁 (2) J=0， K=0。 設觸發器的初始狀態為“0”態。當主觸發器CP=1時，由于主觸發器的J=0和R=0，它的狀態保持不變，當CP下跳時，由于主觸發器的J=0和R=1，也保持原狀態不變；如果初始狀態為1，也保持原狀態不變。 (3) J=0， K=1。 設觸發器的初始狀態為“1”，當時鐘脈沖上升沿來到之后， 主觸發器Q

11、=0， =1，所以，在CP=1期間，主觸發器被置為 0。 由于 =0，從觸發器被封鎖，主觸發器的0態被暫存起來，當時鐘脈沖下跳后，CP=0，主觸發器被封鎖，而 =1， 從觸發器打開，取得與主觸發器一致。 CPCPQ第17頁/共38頁 若觸發器的初始狀態為0，由同樣的分析可知，在時鐘脈沖作用后，觸發器的狀態仍為0。 可見，不論觸發器原來的狀態如何，當J=0，K=1時，總是使觸發器置 0。 (4) J=1， K=0。 同樣分析可得，當時鐘脈沖作用之后，當J=0，K=1時，總是使觸發器置 1。 由以上分析可知，當J=K=1時，每到來一時鐘脈沖，觸發器狀態就翻轉一次；當J=K=0時，觸發器將保持原狀態

12、不變； 當JK時，觸發器翻轉后的狀態將和J的狀態一致，主觸發器的狀態更新發生在時鐘脈沖CP=1期間，從觸發器的狀態翻轉發生在時鐘脈沖的下降沿。 第18頁/共38頁nQJK觸發器的邏輯功能如表 14-3 所示。 表 中Qn+1是脈沖到來之后的狀態。 第19頁/共38頁第20頁/共38頁 第三節第三節 D觸發器觸發器 D觸發器只有一個數據輸入端，其應用十分廣泛。其中，D是數據輸入端，CP為時鐘脈沖輸入端， 、 為直接置位、復位端，它們均為低電平有效，不用時應使之處于高電平狀態。 D觸發器的邏輯功能是當D=0時， 在時鐘脈沖下降沿到來后，輸出狀態將變成Qn+1=0；而當D=1時，在CP下降沿到來后，

13、輸出狀態將變成Qn+1=1。綜上所述，D觸發器的輸出狀態只取決于CP到達時D輸入端的狀態，與觸發器現態無關， 即 Qn+1=D DSDR第21頁/共38頁QQCCPDSDRD(a)DQDCP(b)第22頁/共38頁 例：將D觸發器的輸入端D接到輸出端Q，試分析其功能。 解： 若初態為0，即Q=0、 =1， 則當CP上升沿來到時， Q翻轉為1，即Q=1、 =0；下一個CP上升沿來到時，Q翻轉為0， 即Q=0、 =1。可見，每來一個CP脈沖，觸發器翻轉一次，具計數功能， 即Qn+1=。此電路稱為T觸發器電路。 QQnQDCPQQ第23頁/共38頁第四節第四節 觸發器的應用觸發器的應用一、計數器一、

14、計數器（一）計數體制進位計數制的兩個基本要素：（1）基數某計數制數字符號（數碼）的個數。例：十進制：基數=10；二進制：基數=2（2）權 在一個數中數字符號所代表的數值等于該數字符號乘以一個與所在數位有關的常數，這個常數稱“權”。例：十進制數123的“權”從高到低為102、101、100 數碼所處的數位越高，它的“權”越大，該數碼代表的值就越大。第24頁/共38頁1、十進制“逢十進一”按“權”展開 123=1*102+2*101+3*1002、二進制“逢二進一”只有兩個數碼0和1。按“權”展開 （ 101101）2=1*25+0*24+1*23+1*22+1*20 =（32+8+4+1）10

15、=（45）10第25頁/共38頁3、二十進制編碼 用四位二進制數碼表示一位十進制數。 最常用的是8421二進制編碼，簡稱8421BCD碼。 是指四位二進制編碼的“權”分別為8421。十進制數 8421碼 十進制數 8421碼 0 0000 5 0101 1 0001 6 0110 2 0010 7 0111 3 0011 8 1000 4 0100 9 1001 第26頁/共38頁 （二）異步二進制加法計數器 在電子計算機和數字系統中，計數器是重要的基本部件， 它能累計和寄存輸入脈沖的數目。計數器的應用十分廣泛， 在各種數字設備中幾乎都要用計數器。計數器按其進位制的 不同， 可分為二進制計數器

16、和十進制計數器。第27頁/共38頁SDRDCP計 數 脈 沖JCPKF0清 零JCPKF1Q0SDJCPKF2Q1SDJCPKF3Q2SDQ3 JK觸發器作計數器使用時，JK輸入端懸空，相當于接高電平，根據JK觸發器的工作原理，J=K=1時，每當一個時鐘脈沖結束 觸發器就翻轉一次，實現計數；低位觸發器翻轉兩次，即計兩個數，就產生了一個進位脈沖。第28頁/共38頁CP12345678910111213141516Q0Q1Q2Q31111111111111111111111 1111111111 00000000000000000000000000000 000 每個觸發器的脈沖的頻率是低一位觸發

17、器輸出脈沖頻率的二分之一。所以，這種計數器也可作分頻器使用。 第29頁/共38頁 因此，高位觸發器的CP端應接低位的Q端。計數前，先在各觸發器的 端加一置“0”負脈沖，使所有的觸發器F0F3全部處于“0”狀態，即Q0=Q1=Q2=Q3=0，這種情況稱計數器清“0”。 已清“0”的所有計數器初始狀態為“0”，即計數器為“0000”狀態。 當第一個脈沖結束時，觸發器F0由0變為1，即Q0由0變為1， 0由0變為1產生一正跳變，它對F1不起作用，這時計數器呈Q3Q2Q1Q0=0001狀態。 當第二個脈沖結束時，觸發器F0由1變為0，即Q00， 1，由于Q0由1變為0產生負跳變，送至F1的輸入端，于是F1由0變為1，并產生一正跳變，這個脈沖對F2不起作用，故計數器呈Q3Q2Q1Q00010狀態。 DR0Q第30頁/共38頁 當第三個計數脈沖結束時， 觸發器F0翻轉為1，即Q1=1， =0，F1F2F3都不翻轉，計數器狀態為Q3Q2Q1Q0=0011。 如此繼續下去，可畫出其波形圖，其狀態表如表14-7。 第一位Q0每累計一個數，狀態都要變一次； 第二位Q1每累計兩個數，狀態變一次；第三位Q2每累計四個數， 狀態變一次；第四位Q3每累計八個數，狀態變一