1、北京郵電大學(xué)數(shù)字電路與邏輯設(shè)計(jì)期中考試試題2015411班級(jí) 姓名 班內(nèi)序號(hào)題號(hào)-一-二二三四五六七八總成績(jī)分?jǐn)?shù)201210101020108得分注意：所有答案（包括選擇題和計(jì)算題）一律寫在試卷紙上，如果卷面位置不夠，請(qǐng)寫在試卷的背后，否則不計(jì)成績(jī)。一、（每題1分，共20分）判斷（填或X）、單項(xiàng)選擇題（請(qǐng)先在本試卷上答題之后，將全部答案匯總到本題末尾的表格中。）1. ECL邏輯門與TTL門相比，主要優(yōu)點(diǎn)是抗干擾能力強(qiáng)。（X ）2. CMOS1電路在使用時(shí)允許輸入端懸空，并且懸空的輸入端相當(dāng)于輸入邏輯 “ 1”。（ X ）3. 若對(duì)4位二進(jìn)制碼（BsRBB）進(jìn)行奇校驗(yàn)編碼，則校驗(yàn)位 C=&二R二

2、B二Bo二1。（V ）4. 根據(jù)表1-1，用CMOS400系列的邏輯門驅(qū)動(dòng)TTL74系列的邏輯門，驅(qū)動(dòng)門與負(fù)載門之間的電平匹配不存在問題（V ）5. 根據(jù)表1-1，用CMOS400系列的邏輯門驅(qū)動(dòng)TTL74系列的邏輯門，驅(qū)動(dòng)門與負(fù)載門之間的電流驅(qū)動(dòng)能力不存在問題（X ）表1-1常用的TTL和CMOST的典型參數(shù)TTL74粟列TTL74LS 列CMOS4CHMI系列高 igCMOS74HC系列高 iiMCMOS74HCT系列2+42,74,6U4,40+40.5IIJ)5IL10-0.4-IL 4-D.51-4-416SIL5144223.53.52IhNO.S1.51(I.S40200.1IM

3、(1.1-L6-UJ4klxl(H6.當(dāng)i式j(luò)時(shí)，必有兩個(gè)最小項(xiàng)之和 m+mj =0。(X)7. CMOS門電路的靜態(tài)功耗很低，但在輸入信號(hào)動(dòng)態(tài)轉(zhuǎn)換時(shí)會(huì)有較大的電流， 工作頻率越高，靜態(tài)功耗越大。(X)8. 邏輯函數(shù)的表達(dá)式是不唯一的，但其標(biāo)準(zhǔn)的最小項(xiàng)之和的表達(dá)式是唯一的。(V)9. 用數(shù)據(jù)分配器加上門電路可以實(shí)現(xiàn)任意的邏輯函數(shù)。(V )10. 格雷BCD碼具有單位距離特性(任意兩個(gè)相鄰的編碼之間僅有一位不同)且是無權(quán)代碼。(V)11. 關(guān)于函數(shù)F二AC BCD ABgC，下列說法中正確的有B。A. 不存在冒險(xiǎn)；B. 存在靜態(tài)邏輯冒險(xiǎn)，需要加冗余項(xiàng) Abd和acd進(jìn)行消除；c.存在靜態(tài)功能冒險(xiǎn)

4、，需要加冗余項(xiàng) Abd和acd進(jìn)行消除；D.當(dāng)輸入ABCD從 0001 0100變化時(shí)存在靜態(tài)邏輯冒險(xiǎn)。12. 邏輯函數(shù)F=A B和G=AO B滿足關(guān)系 D。A. F -GB. F G =0 C.FgG=1D. F =Ge 013. 若邏 輯函數(shù) F(A,B,C) = m(1,2,3,6) , G(A, B,C)=為 m(0,2,3,4,5,7),則 F *G 二 A 。A. m2 mhB.1C. ABD. AB14. 若干個(gè)具有三態(tài)輸出的電路輸出端接到一點(diǎn)工作時(shí)，必須保證 B。A. 任何時(shí)刻最多只能有一個(gè)電路處于高阻態(tài)，其余應(yīng)處于工作態(tài)。B. 任何時(shí)刻最多只能有一個(gè)電路處于工作態(tài)，其余應(yīng)處于

5、高阻態(tài)。C. 任何時(shí)刻至少有一個(gè)電路處于高阻態(tài)，其余應(yīng)處于工作態(tài)。D. 任何時(shí)刻至少有一個(gè)電路處于工作態(tài)，其余應(yīng)處于高阻態(tài)。15. 可以用來傳輸連續(xù)變化的模擬信號(hào)的電路是D 。A.三態(tài)輸出的門電路。；B. 漏極開路的CMOST電路；C. ECL門電路；D. CMOS 傳輸門16. 邏輯表達(dá)式F =(AB C)D E B的對(duì)偶式為_B。A F =( A + B C) +D .E+BB.F =( A B C D ) E - BC. F =（A + B ）C +D E +BD.F =（ AB +C ） D + E B17. 下列說法中正確的是 D 。A. 三態(tài)門的輸出端可以直接并聯(lián)，實(shí)現(xiàn)線或邏輯功能

6、。B. OC門的輸出端可以直接并聯(lián)，實(shí)現(xiàn)線或邏輯功能。C. 0D門的輸出端可以直接并聯(lián)，實(shí)現(xiàn)線或邏輯功能D. ECL門的輸出端可以直接并聯(lián)，實(shí)現(xiàn)線或邏輯功能。18. 某集成電路芯片，查手冊(cè)知其最大輸出低電平 UOLma=0.5V，最大輸入低電 平ULmax=0.8V,最小輸出高電平 U0Hmi=2.7V，最小輸入高電平 5min=2.0V，則其 低電平噪聲容限UNl和高電平噪聲容限UNh分別是 C 。A. 1.5V、2.2VB.2.2V、1.2V C. 0.3V、0.7VD.1.9V、1.5V19. 下列說法中不屬于組合電路的特點(diǎn)的是 _CA. 組合電路由邏輯門構(gòu)成；B. 組合電路不含記憶存儲(chǔ)

7、單元；C. 組合電路的輸出到輸入有反饋回路;D. 任何時(shí)刻組合電路的輸出只與當(dāng)時(shí)的輸入有關(guān)，而與電路過去的輸入無關(guān)20. 在圖1-1的CMOS門電路中，輸出為高電平的有_D。10A.F4答案匯總:12345678910XXVVXXXVVV11121314151617181920BDABDBDCCD二、（共12分）器件的內(nèi)部電路如圖2-1所示，A ,B為輸入，F(xiàn)為輸出。（1）， 寫出L、M、N、0、F點(diǎn)與輸入A、B間的相對(duì)邏輯關(guān)系表達(dá)式。（2），畫出 該器件的符號(hào)。解：(1) L=ABM=CDN 二AB CDF =N = AB CD(10 分)FR化R41AN-J-(2)(2 分)CDD$D2D

8、3盤O*t11R圖2-1三、（10分）請(qǐng)用最少的或非門設(shè)計(jì)一個(gè)檢出 8421BCD碼能被4整除的邏輯電 路（輸入變量為ABCD且提供反變量）：（1）根據(jù)功能需求完成表 3-1真值表的填寫；（2）并寫出該函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（使用； F =匸 7 形式）；（3 ）將真值表填入圖3-1的卡諾圖，并用卡諾圖法簡(jiǎn)化為最簡(jiǎn)或與式；（4）用或非門實(shí)現(xiàn)該函數(shù)，畫出邏輯圖。表3-1輸入A B C DH F11ABCD0001111000011110圖3-1解：真值表（2分）輸入輸出ABCDF000010001000100001100100101010011000111010001100101010X1011X

9、1100X1101X1110X1111XF = 3m（0,4,8）2 （10,11,12,13,14,15）（2 分）0011X：10100X0111 00XX1000XXABCD 00 01 11 10（2 分）C羽DF（2分）四、（10分）請(qǐng)用代數(shù)法化簡(jiǎn)函數(shù) F二AB A二B（ABD C D Ee F）為最簡(jiǎn)與或表達(dá)式，畫出實(shí)現(xiàn)此邏輯函數(shù)的最簡(jiǎn) CMO電路。解:F = AB A 二 B( ABD C D E e F )=AB AB AB (A B D C D E e F ) =B AB二 A B = A B%五、（10分）TTL門構(gòu)成的電路如圖5-1所示，請(qǐng)給電阻Rl選擇合適的阻值。 已知

10、OC門輸出管截止時(shí)的漏電流為Ioh=200卩A , OC門輸出管導(dǎo)通時(shí)允許的 最大負(fù)載電流為l0Lmax=16mA;負(fù)載門的低電平輸入電流為IiL=1mA，高電平 輸入電流為Iih=40卩A， 輸出低電平 Vol5 丫6 丫774LS138ENA A ；|&SaSB 瓦1F0 IF* 1 F) 2F)2Fi 2F2 2F3Yi丫274LS153A)a T打打丹DFFII Mill MillC B圖6-174LS155Ao A1 侶T 1 d 2 ST 2D19FAC B100解：F= (A+B) ( B+C) (A+C)=ABC ABC ABC ABC=Em (3, 5, 6, 7) (2 分

11、)(18 分)七、（10分）邏輯函數(shù)F（A,B,C,D） = ABD - ACD - AB C D。已知該函數(shù)的約束條件為A B C ABCD =0 ,（ 1）將邏輯函數(shù)及約束條件填入圖數(shù)化簡(jiǎn)為最簡(jiǎn)與或表達(dá)式；（2）將邏輯函數(shù)及約束條件填入圖7-27-1，利用卡諾圖將函，利用卡諾圖簡(jiǎn)化為最解:簡(jiǎn)與或非表達(dá)式。F = A D B C D （ 3 分）（2）F = AB AC D (3 分)八、（8分）由四位數(shù)碼比較器7485（功能表見表8-1）和四位加法器74283構(gòu) 成的電路如圖8-1所示，若輸入為2421BCD碼，（1）在真值表8-2中完成輸出 的填寫；（2）說明該電路完成什么編碼的轉(zhuǎn)換。表

12、8-1 7485的功能表比較輸入級(jí)聯(lián)輸入輸出日3 b 3a2 b 2a1 b 1ao boGSEABABA=B玄彳也XXXXXX100a3b2XXXXX100已3=3已2b1XXXX100a3=b3已2=2a1boXXX100a3=b3a2=b2a1=b1aoboXXX010a3=b3a2=b2a 1=b1ao=to1 0 0100已3=3已2=2a 1=bao=b)0 1 0010已3=3已2=2a 1=bao=b)0 0 1001a3=b3已2=2a 1=bao=BX X 1001a3=b3已2=2a 1=bao=B1 1 0000已3=3已2=2a 1=bao=b)0 0 0110表8-2十進(jìn)2421BCD碼8421BCD碼制數(shù)I 3| 2| 1| 0Y3Y2YYo00000100012001030011401005