集成電路的EDA技術及實例分析學院電子信息工程學院專業班級通信1004學生姓名童博10284043姚劍鵬102220872012年12月20日集成電路的EDA技術摘要本文首先介紹了EDA技術的基本概念及其發展歷程，接著逐一介紹了EDA技術主要內容，主要包括可編程邏輯器件與硬件描述語言。對EDA技術的設計方法發展進行了介紹與分析，并列舉了一個數字ASIC設計的實例。接著引出了傳統與現代設計方法的區別并展示了集成電路與可編程邏輯器件的設計過程。然后對EDA的應用軟件進行了簡單介紹，同時了解了一些著名的公司。最后對現代電子技術的核心可編程邏輯器件（PLD）進行了重點介紹，包括器件品種分類、應用特點、芯片標識信息等內容，文章最后將其與FPGA作了簡單比較并列舉了具體例子展示芯片內容。關鍵詞EDA技術可編程邏輯器件EDA應用PLD/FPGA芯片1EDA技術的概念及其發展歷程20世紀90年代，國際上電子和計算機技術較先進的國家，一直在積極探索新的電子電路設計方法，并在設計方法、工具等方面進行了徹底的變革，取得了巨大成功。在電子技術設計領域，可編程邏輯器件（如CPLD、FPGA）的應用，已得到廣泛的普及，這些器件為數字系統的設計帶來了極大的靈活性。這些器件可以通過軟件編程而對其硬件結構和工作方式進行重構，從而使得硬件的設計可以如同軟件設計那樣方便快捷。這一切極大地改變了傳統的數字系統設計方法、設計過程和設計觀念，促進了EDA技術的迅速發展。11EDA技術的概念EDA技術是指以計算機為工作平臺，融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子產品的自動設計。利用EDA工具，電子設計師可以從概念、算法、協議等開始設計電子系統，大量工作可以通過計算機完成，并可以將電子產品從電路設計、性能分析到設計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成?，F在對EDA的概念或范疇用得很寬。包括在機械、電子、通信、航空航天、化工、礦產、生物、醫學、軍事等各個領域，都有EDA的應用。目前EDA技術已在各大公司、企事業單位和科研教學部門廣泛使用。例如在飛機制造過程中，從設計、性能測試及特性分析直到飛行模擬，都可能涉及到EDA技術。本文所指的EDA技術，主要針對電子電路設計、PCB設計和IC設計。EDA設計可分為系統級、電路級和物理實現級。12EDA技術的發展歷程二十世紀后半期，隨著集成電路和計算機的不斷發展，電子技術面臨著嚴峻的挑戰。由于電子技術發展周期不斷縮短，專用集成電路ASIC的設計面臨著難度不斷提高與設計周期不斷縮短的矛盾。為了解決這個問題，要求我們必須采用新的設計方法和使用高層次的設計工具。在此情況下，EDA電子設計自動化技術應運而生。隨著電子技術的發展及縮短電子系統設計周期的要求，EDA技術得到了迅猛發展。EDA技術是以大規?？删幊踢壿嬈骷樵O計載體，以硬件描述語言為系統邏輯描述的主要表達方式，以計算機、大規?？删幊踢壿嬈骷拈_發軟件及實驗開發系統為設計工具，通過有關的開發軟件，自動完成用軟件的方法設計電子系統到硬件系統的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優化、邏輯布局布線、邏輯仿真，直至對于特定目標芯片的適配編譯、邏輯影射、編程下載等工作，最終形成集成電子系統或專用集成芯片的一門新技術。EDA技術伴隨著計算機、集成電路、電子系統設計的發展，經歷了三個發展階段，即20世紀70年代發展起來的CAD技術；20世紀80年代開始應用的CAE技術；20世紀90年代后期，出現的以硬件描述語言、系統級仿真和綜合技術為特征的EDA技術，這時的EDA工具不僅具有電子系統設計的能力，而且能提供獨立于工藝和廠家的系統級設計能力，具有高級抽象的設計構思手段。2EDA技術內容21大規模可編程邏輯器件可編程邏輯器件是近幾年才發展起來的一種新型集成電路，是當前數字系統設計的主要硬件基礎，是硬件編程語言HDL物理實現工具，可編程邏輯器件對數字系統設計自動化起著推波助瀾的作用，可以說，沒有可編程邏輯器件就沒有當前的數字電路自動化，目前，由于這種以可編程邏輯器件為原材料。從“制造自主芯片”開始的EDA設計模式己成為當前數字系統設計的主流。數字集成電路本身在不斷地進行更新換代。它由早期的電子管、晶體管、小中規模集成電路、發展到超大規模集成電路VLSIC，幾萬門以上以及許多具有特定功能的專用集成電路。但是，隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路ASIC芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中，因而出現了現場可編程邏輯器件FPLD，其中應用最廣泛的當屬現場可編程門陣列FPGA和復雜可編程邏輯器件CPLD。可編程邏輯器件正處于高速發展的階段。新型的FPGACPLD規模越來越大，成本越來越低。高性價比使可編程邏輯器件在硬件設計領域扮演著日益重要的角色。低端CPLD已經逐步取代了74系列等傳統的數字元件，高端的FPGA也在不斷地奪取ASIC的市場份額，特別是目前大規模FPGA多數支持可編程片上系統SOPC，與CPU或DSPCORE的有機結合使FPGA已經不僅僅是傳統的硬件電路設計手段，而逐步升華為系統級實現工具。下一代可編程邏輯器件硬件上的四大發展趨勢可總結如下最先進的ASIC生產工藝將被更廣泛的應用于以FPGA為代表的可編程邏輯器件；越來越多的高端FPGA產品將包含DSP或CPU等處理器內核，從而FPGA將由傳統的硬件設計手段逐步過渡為系統級設計平臺FPGA將包含功能越來越豐富的硬核HARDIPCORE，與傳統ASIC進一步融合，并通過結構化ASIC技術加快占領部分ASIC市場；低成本FPGA的密度越來越高，價格越來起合理，將成為FPGA發展的中堅力量。這4個發展趨勢可簡稱為先進工藝、處理器內核、硬核與結構化ASIC、低成本器件。22硬件描述語言HDLHDL是電子系統硬件行為描述、結構描述、數據流描述的語言。目前利用硬件描述語言可以進行數字電子系統的設計。隨著研究的深入，利用硬件描述語言進行模擬電子系統設計或混合電子系統設計，也正在探索中。硬件描述的語言種類很多，有的從PASCAL發展而來，也有一些從C語言發展而來。有些HDL成為IEEE標準，但大部分是本企業標準。HDL展的技術源頭是在HDL形成發展之前，已有了許多程序設計語言，如匯編、C、PASCAL、FORTRAN、PROLOG等。這些語言運行在不同硬件平臺、不同的操作環境中，它們適合于描述過程和算法，不適合作硬件描述。CAD的出現，使人們可以利用計算機進行建筑、服裝等行業的輔助設計，而電子輔助設計也同步發展起來。在利用EDA工具進行電子設計時，邏輯圖、分立電子元件作為整個越來越復雜的電子系統的設計己不適應。任何一種EDA工具，都需要一種硬件描述語言作為EDA工具的工作語言。這些眾多的EDA工具軟件開發者，各自推出了自己的HDL語言。在我國比較有影響的硬件描述語言有ABELHDL語言、VERILOGHDL語言、AHDL語言和VHDL語言。這里主要介紹VERILOGHDL和VHDL。221VERILOGHDLVERILOGHDL就是在應用最廣泛的C語言的基礎上發展起來的一種硬件描述語言，它是由GDA公司在1983年末首創的，最初只設計了一個仿真與驗證工具，之后又陸續開發了相關的故障模擬與時序分析工具。1985年GDA公司推出它的第三個商用仿真器VERILOGXL，獲得了巨大的成功，從而使得VERILOGHDL迅速得到推廣應用。1989年CADENCE公司收購了GDA公司，使得VERILOGHDL成為了該公司的獨家專利。1990年CADENCE公司公開發表了VERILOGHDL，并成立LVI組織以促進VERILOGHDL成為IEEE標準，即IEEESTANDARD13641995。VERILOGHDL的最大特點就是易學易用，如果有C語言的編程經驗，可以在一個較短的時間內很快的學習和掌握，因而可以把VERILOGHDL內容安排在與ASIC設計等相關課程內部進行講授，由于HDL語言本身是專門面向硬件與系統設計的，這樣的安排可以使學習者同時獲得設計實際電路的經驗。與之相比，VHDL的學習要困難一些。但VERILOGHDL較自由的語法，也容易造成初學者犯一些錯誤，這一點要特別注意。222VHDLVHDL語言即超高速集成電路硬件描述語言，美國國防部在20世紀80年代后期開發了VHDL語言。1981年6月成立的VHDL工作小組，提出了一個滿足電子設計各種要求的能夠作為工業標準的HDL。1983年第三季度，由IBM公司、TI公司、INTERMETRICS公司簽約，組成開發小組，工作任務是提出語言版本和開發軟件環境。1986年IEEE標準化組織開始工作，討論VHDL語言標準，歷時一年有余，1987年12月通過標準審查，并宣布實施，即IEEESTD10711987LRM87。1993年VHDL重新修訂，形成新的標準即IEEESTD10761993LRM93。該語言設計技術齊全、方法靈活、可與制作工藝無關、編程易于共享，所以成為硬件描述語言的主流，成為標準硬件描述語言。將VHDL程序寫入可編程芯片中，做成ASIC芯片，因其開發周期短，更改方便，所以將在很大范圍內取代單片控制電路，成為未來數字電路設計的主旋律。由于半導體編程技術的快速進步，VHDL所能提供的高階電路描述語言方式，使復雜的電路可以通過VHDL編輯器的電路方式，輕易而且快速地達到設計的規格。VHDL電路描述語言所能涵蓋的范圍相當廣，能適用于各種不同階層的設計工程師的需求。從ASIC的設計到PCB系統的設計，VHDL電路描述語言都能派上用場，所以VHDL電路設計毫無疑問地成為硬件設計工程師的必備工具。目前，VHDL語言也已成為FPGACPLD編程最常用的工具。VHDL作為EDA的重要組成都分，提供了借助計算機進行數字系統設計的一種很好的手段。用VHDL進行設計有許多優點，VHDL的硬件描述能力很強，可以用于從門級、電路級直至系統級的描述、仿真、綜合和調試。利用VHDL豐富的仿真語句和庫函數，對大系統的早期設計，可在遠離門級的高層次上進行模擬，以利于設計者確定整個設計結構和功能的可行性。VHDL強大的行為描述能力和程序結構，使其具有支持對大規模設計進行分解，以及對已有的設計進行再利用的功能。運用VHDL設計系統硬件具有相對獨立性，設計時沒有嵌入與工藝有關的信息，對硬件的描述與具體的工藝技術和硬件結構無關。當門級或門級以上的描述通過仿真檢驗以后，再用相應的工具將設計映射成不同的工藝，這使硬件實現的目標器件有很寬的選擇范圍，并且修改電路與修改工藝或選擇器件相互之間不會產生不良影響。VHDL標準，規范，語法較為嚴格，采用VHDL的設計便于重復利用交流，VHDL所具有的類屬描述語句和子程序調用等功能，使設計者對完成的設計，不必改變源程序，只需改變類屬參數或函數，就可改變設計的規模和結構。1995年我國國家技術監督局制定的CAD通用技術規范推薦將VHDL作為我國電子設計自動化硬件描述語言的國家標準。VHDL已經成為世界上各家EDA工具和集成電路廠商普遍認同和共同推廣的標準化硬件描述語言。掌握VHDL，利用VHDL設計電子電路，是當前進行技術競爭的一項基本技能和強有力工具。3EDA技術層次化方法目前，EDA技術的含義已經不僅局限于當初的電路版圖的設計自動化，更多的是指芯片內的電子系統設計自動化。1臺計算機、1套EDA軟件和1片或幾片大規模可編程芯片就能完成電子系統的設計。傳統的數字系統設計方法由于大多采用試湊法。試湊法由真值表、卡諾圖、布爾方程狀態表和狀態圖描述電路的功能。但試湊法交流和修改很不方便，設計花費時間也較多。當數字系統的功能越來越復雜、器件的集成度越來越高時，這種方法的缺點就突現出來。目前利用EDA技術進行數字系統的設計有采用自底向上設計法、自頂向下設計法、混合式設計法及模塊設計法等。利用層次化設計理念，從整個系統功能出發，按一定原則將系統進行逐層分解，整個系統就是由不同層次上的各種功能模塊連接而成，使得系統的結構就像一顆樹。系統設計分解過程與結構如圖1所示。由圖可見，在這樣的圖形結構中包括兩種基本結構，一種是表示模塊之間連接的“結構描述”，另一種表示模塊性能的性能描述。首先給出系統功能描述，然后再進行功能分解，逐層設計。圖1系統層次化設計31數字ASIC的設計流程圖2所示為數字ASIC（專用集成電路）的設計流程，此流程由系統描述、功能設計、邏輯設計、電路設計、物理設計、芯片制造和測試封裝組成。（1）系統描述這個階段的要求如下1對用戶的需求、市場前景進行充分的調研與分析；2對設計模式和制造工藝的選擇進行認證；3以設以文檔的形式將ASIC的技術指標、功能、性能、外形尺寸、芯片尺寸、速度與功耗等描述出來。（2）功能設計在行為級上將ASIC的功能及其各個組成子模塊的關系正確而完整地描述出來。通常用功能狀態轉換圖來描述所要設計的ASIC功能，同時還用實現各個功能所對應的模塊及其相互聯系圖（既要反映模塊間的通信關系，又要反映模塊與外部的通信關系）來描述。（3）邏輯設計其主要任務是得到一個實現系統功能的邏輯結構，并對其進行模擬，驗證它的正確性。通常采用邏輯圖、HDL語言或布爾表達式來表示系統的邏輯結構。（4）電路設計將邏輯圖中的各個邏輯部件細化到由一些基本門互聯的結構，進而細化到由晶體管互聯的電路結構。電路設計中要考慮電路的速度與功耗，要注意所使用的原件性能。（5）物理設計包括版圖的設計與驗證兩個任務。版圖的設計是將電路符號表示轉換為幾何符號表示。版圖的設計應符合與制作工藝有關的設計規則要求。版圖的驗證內容包括設計規則檢查（DRC），版圖的網表及參數提?。∟PE），電學規則檢查（ERC），版圖與電路原理圖一致性檢查（LVS）以及后仿真。在版圖設計的全過程中以及完成后均需進行版圖驗證，通常在后仿真與版圖設計之間將會發生一個多次反復的迭代過程，以保證所設計的版圖滿足制作工藝要求和符號系統的設計規范。（6）芯片制造和測試封裝經過驗證的版圖就可以送去制作模板并制造芯片，最后進行測試封裝。圖2數字ASIC的設計流程數字ASIC設計舉例一個簡單定時器ASIC的設計全過程1系統描述1定時范圍060分鐘；分辨率1分鐘2主要用途家庭廚房、文教衛生等；3芯片功耗工作狀態10MW休眠狀態2MW；4芯片面積約15MM15MM；5工作速度50KHZ6工作環境常溫；7制造工藝2MN阱單鋁CMOS；8封裝形式雙列直插，塑封；9預計成本460元/片產量16000片；10引腳24腳，見下圖11外圍電路所設計的定時器ASIC芯片加上少量的外圍元件即可裝配出一個實用的家用定時器。引腳圖定時器外圍電路設計2功能設計這一步是在行為級上將定時器的功能與系統的各個子模塊的關系正確而完整的描述出來。最終得到定時器的功能狀態轉移圖以及實現各種功能所需要的各個子模塊及其相互聯系圖。注意要反映出模塊間和模快與外部的通訊關系。3、4邏輯設計和電路設計邏輯設計的主要任務是得到一個實現系統功能的邏輯結構，并對它進行模擬，驗證其正確性。設計中采用邏輯圖來表示系統的邏輯結構。電路設計的任務是將邏輯部件細化到由各個基本門電路互連的結構，進而細化到由晶體管互連的電路結構，通常采用詳細的電路圖來表示設計結果。我們用設計軟件來完成邏輯設計與電路設計。DSCH軟件能夠進行邏輯圖與電路圖的輸入與模擬驗證。COUNT60加減計數功能測試波形COUNT60實現再次加計數功能的測試波形5版圖設計版圖設計的任務是根據邏輯和電路功能的要求和工藝制造的約束條件線寬,間距等反映在設計規則中來設計掩模圖在MICROWIND環境下步驟如下1做布圖規劃FLOORPLANNING2單元電路與模塊的設計與驗證3生成具有壓焊塊環帶的空白芯片圖4按布圖規劃將設計好的單元電路與模塊放置到空白芯片上5連線并進行設計規則檢查與模擬測試,發現錯誤隨時修正通常按模塊一個一個地在4、5兩步間循環,直到整個系統完成最后還要做總體模擬測試；6將測試通過的版圖文件轉換為CIF或GDSII文件,提交給集成電路制造工廠。版圖布局規劃最終版圖設計定時器總體模擬測試波形圖最后將設計好的版圖文件后綴為MSK用FILE下拉菜單中的命令MAKECIFFILE轉換為CIF文件,提交給集成電路制造工廠去制作芯片6設計分析這次設計基本按照從頂而下的設計過程來進行設計，首先對系統的功能進行分析，確認系統的各個功能模塊及各模塊之間的關系，然后設計功能實現的算法，再根據算法選擇所寄存器與邏輯門，然后完成底層的電路設計與版圖設計，成功實現一個定時器芯片的功能，是一個比較典型的數字ASIC設計。從這次設計中我們可以看出從頂而下的設計過程的優點首先是整體把握好，可以考慮到系統的各個功能與各功能之間的關系，從而從大方面奠定了系統的功能完善性與可靠性；另外修改方便，當需要增加或改變某個模塊時，我們只需要對這個模塊進行修改并修改模塊與其他模塊的接口即可，不用對整個系統進行大規模變化。而且可以逐級仿真，及時修正錯誤，這也是傳統設計方法所難達到的。同時這種設計過程設計時間短，借助EDA軟件及底層工藝庫可以很快的完成一次設計，大大縮短了設計周期。32模擬ASIC的設計流程模擬ASIC的設計流程如圖3所示。整個流程分為結構設計、單元設計和物理版圖設計三個階段。（1）結構級設計將用戶給定的關于模擬集成電路性能的抽象描述，轉化為一個用各種功能單元所構成的電路，該電路能實現所要求的電性能。（2）單元級設計單元級設計又細分為拓撲選擇和尺寸優化。拓撲選擇根據功能單元的性能指標和工作環境，決定用何種具體的電路結構來實現該單元的功能。優化元器件尺寸是在獲得電路結構的條件下，根據所需要的電路性能指標和生產工藝條件確定每個器件的“最佳”幾何尺寸，以提高模擬集成電路的合格率。（3）物理版圖級設計將具有器件尺寸和滿足一定約束條件的電路原理圖映射成集成電路板圖。圖3模擬ASIC的設計流程模擬集成電路的設計比數字集成電路的設計要復雜的多，這是由于模擬集成電路的特殊性決定的，即模擬集成電路的層次不如數字集成電路清楚，性能指標復雜，拓撲結構層出不窮，電路性能對器件尺寸、工藝及系統級的串擾非常敏感。由于上述模擬設計的種種特殊性，就需要設計者在設計過程中綜合考慮各項性能指標，合理選擇電路拓撲結構，反復優化器件尺寸，深入考慮加工工藝、工作環境和各種因素，精心設計物理版圖。33傳統設計方法與現代設計方法比較圖4傳統設計方法與現代設計方法傳統設計方法自底而上，由電路級、版圖級向上設計優點底層優化程度高，設計大中規模集成電路時的經濟性好缺點整體把握性差，修改困難，工作量大，設計周期長，自動化程度低，資料不可重用，難以設計超大規模系統現代設計方法自頂而下，由系統級開始向下設計優點整體把握好，頂層優化程度高，逐級仿真，及時修正，設計周期短，自動化程度高，資料可重用，可并行設計，適合超大規模系統設計缺點依賴EDA工具，依賴底層工藝庫，設計中大規模集成電路經濟性不好34可編程邏輯器件設計過程圖5可編程邏輯器件設計過程（1）設計準備明確系統功能及技術指標，論證系統設計方案（2）設計輸入原理圖輸入從軟件系統提供的元件庫中調元件，畫原理圖，符合傳統設計的習慣，但缺點是可移植性與重用性較差硬件描述語言輸入用軟件編程描述設計，有VHDL、VERILOGHDL兩個IEEE標準，優點是與工藝無關，無須熟悉底層電路和PLD結構，重用性好，輸入效率高，便于歸檔、交流。波形輸入用于創建波形設計文件，及仿真測試向量。（3）功能仿真對可綜合模型進行邏輯功能驗證，不涉及具體器件的硬件性能，沒有延時信息。（4）設計處理對設計輸入文件進行邏輯綜合、結構綜合，最后生成可供器件編程用的編文件語法檢查與設計規則檢查如文本文件中關鍵字有無輸錯；原理圖有無漏連信號線，信號有無多重來源，總得設計有無超出器件資源或規定的限制等。邏輯綜合與優化將設計輸入文件，依據給定的硬件結構組件和約束控制條件進行編譯優化、轉換與綜合，最后生成門級甚至更底層的電路描述網表文件適配和分割將綜合優化后的邏輯與具體目標器件中的宏單元和I/O單元進行適配，將設計分割為便于識別的邏輯小塊映射到宏單元中。布局與布線以優化的方式對邏輯元件布局，并實現元件間互聯。（5）時序仿真針對目標硬件完成布局布線后進行的仿真，帶有硬件延遲信息，是與實際器件工作情況更為接近的仿真（6）器件編程、測試設計處理后，軟件自動生成供器件編程用的下載或配置文件，可通過編程器或編程電纜下載到可編程邏輯器件。4EDA的主要應用軟件EDA軟件在EDA技術應用中占據極其重要的地位，EDA的核心是利用計算機實現電路設計的自動化，因此基于計算機環境下的EDA工具軟件的支持足必不可少的。EDA軟件品種繁多，大致可分為三大類。第一類是電路圖設計軟件，主要完成電路原理圖的繪制和印制電路版圖的繪制。第二類是電子電路仿真軟件，主要完成電子電路和系統的仿真。第三類是片上系統開發軟件，主要完成復雜電子系統的設計、仿真、編譯和下載，在單芯片上實現電子系統。41電路圖設計軟件常用的電路圖仿真軟件主要包括PROTEL國內應用最廣、ORCAD國際應用最廣兩種。（1）PROTEL是ALTIUM公司在80年代末推出的EDA軟件，在電子行業的CAD軟件中，它當之無愧地排在眾多EDA軟件的前面，是電子設計者的首選軟件，它較早就在國內開始使用，在國內的普及率也最高。早期的PROTEL主要作為印制板自動布線工具使用，運行在DOS環境，對硬件的要求很低，在無硬盤286機的1M內存下就能運行，但它的功能也較少，只有電路原理圖繪制與印制板設計功能，其印制板自動布線的布通率也低，而現今的PROTEL已發展到DXP2004，是個龐大的EDA軟件，完全安裝有200多M，它工作在WINDOWS95環境下，是個完整的板級全方位電子設計系統，它包含了電路原理圖繪制、模擬電路與數字電路混合信號仿真、多層印制電路板設計（包含印制電路板自動布線）、可編程邏輯器件設計、圖表生成、電子表格生成、支持宏操作等功能，并具有CLIENT/SERVER（客戶/服務器）體系結構，同時還兼容一些其它設計軟件的文件格式，如ORCAD，PSPICE，EXCEL等，其多層印制線路板的自動布線可實現高密度PCB的100布通率PROTEL99SE使用截圖（2）ORCADCAPTURE以下以CAPTURE代稱是一款基于WINDOWS操作環境下的電路設計工具。利用CAPTURE軟件，能夠實現繪制電路原理圖以及為制作PCB和可編程的邏輯設計提供連續性的仿真信息。ORCAD是由ORCAD公司于八十年代末推出的EDA軟件，它是世界上使用最廣的EDA軟件，每天都有上百萬的電子工程師在使用它，相對于其它EDA軟件而言，它的功能也是最強大的，由于ORCAD軟件使用了軟件狗防盜版，因此在國內它并不普及，知名度也比不上PROTEL，只有少數的電子設計者使用它，它進入國內是在電腦剛開始普及的94年。42仿真軟件常用的仿真軟件有以下4種。（1）SPICESPICE是SIMULATIONPROGRAMWITHINTEGRATEDCIRCUITEMPHASIS的縮寫，是一種功能強大的通用模擬電路仿真器，已經具有幾十年的歷史了，該程序是美國加利福尼亞大學伯克利分校電工和計算科學系開發的，主要用于集成電路的電路分析程序中。SPICE可對電路進行非線性直流分析、非線性瞬態分析和線性交流分析。被分析的電路中的元件可包括電阻、電容、電感、互感、獨立電壓源、獨立電流源、各種線性受控源、傳輸線以及有源半導體器件。SPICE內建半導體器件模型，用戶只需選定模型級別并給出合適的參數。比較常見的SPICE仿真軟件有HSPICE、PSPICE、SPECTRE、TSPICE、SMARTSPCIE、ISSPICE等HSPICE是事實上的SPICE工業標準仿真軟件，在業內應用最為廣泛，它具有精度高、仿真功能強大等特點，但它沒有前端輸入環境，需要事前準備好網表文件，不適合初級用戶，主要應用于集成電路設計。HSPICE截圖（2）EWBEWB是一種電子電路計算機仿真軟件，它被稱為電子設計工作平臺或虛擬電子實驗室，英文全稱為ELECTRONICSWORKBENCH。EWB是加拿大INTERACTIVEIMAGETECHNOLOGIES公司于1988年開發的，自發布以來，已經有35個國家、10種語言的人在使用。EWB以SPICE3F5為軟件核心，增強了其在數字及模擬混合信號方面的仿真功能。SPICE3F5是SPICE的最新版本，SPICE自1972年使用以來，已經成為模擬集成電路設計的標準軟件。（3）MULTISIMMULTISIM是美國國家儀器（NI）有限公司推出的以WINDOWS為基礎的仿真工具，適用于板級的模擬/數字電路板的設計工作。它包含了電路原理圖的圖形輸入、電路硬件描述語言輸入方式，具有豐富的仿真分析能力。使用者可以使用MULTISIM交互式地搭建電路原理圖，并對電路進行仿真。MULTISIM提煉了SPICE仿真的復雜內容，這樣使用者無需懂得深入的SPICE技術就可以很快地進行捕獲、仿真和分析新的設計，這也使其更適合電子學教育通過MULTISIM和虛擬儀器技術，PCB設計工程師和電子學教育工作者可以完成從理論到原理圖捕獲與仿真再到原型設計和測試這樣一個完整的綜合設計流程。（4）SYSTEMVIEWSYSTEMVIEW是美國ELANIX公司研發的系統級仿真軟件，提供并開發電子系統的模擬和數字工具、核心庫和擴展功能的特殊應用庫。設計者通過構建框圖的形式組成系統，設置參數，進行仿真。其主要功能有動態系統仿真、通信系統仿真、離散系統的Z域分析、連續系統的LAPLACE域分析、模擬和數字濾波器設計、信號頻譜和功率譜分析等。43片上系統開發軟件常用的片上系統開發軟件有以下3種。（1）QUARTUSIIQUARTUSII是ALTERA公司的綜合性PLD/FPGA開發軟件，支持原理圖、VHDL、VERILOGHDL以及AHDL（ALTERAHARDWAREDESCRIPTIONLANGUAGE）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。QUARTUSII可以在XP、LINUX以及UNIX上使用，除了可以使用TCL腳本完成設計流程外，提供了完善的用戶圖形界面設計方式。具有運行速度快，界面統一，功能集中，易學易用等特點。QUARTUSII支持ALTERA的IP核，包含了LPM/MEGAFUNCTION宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設計的復雜性、加快了設計速度。對第三方EDA工具的良好支持也使用戶可以在設計流程的各個階段使用熟悉的第三方EDA工具。（2）TCADTCAD就是TECHNOLOGYCOMPUTERAIDEDDESIGN，指半導體工藝模擬以及器件模擬工具，世界上商用的TCAD工具有SILVACO公司的ATHENA和ATLAS，SYNOPSYS公司的TSUPPREM和MEDICI以及ISE公司（已經被SYNOPSYS公司收購）的DIOS和DESSIS以及CROSSLIGHTSOFTWARE公司的CSUPREM和APSYS。（3）ZENIEDASYSTEMZENIEDASYSTEM系統（九天）是華大電子開發的IC設計產品，其工具集包括ZENISESCHEMATICEDITOR原理編輯器、ZENIPDTPHYSICALDESIGNTOOL版圖編輯工具、ZENIVERIPHYSICALDESIGNVERIFICATIONTOOLS版圖驗證工具、ZENIPEPARASITICPARAMETEREXTRACTION寄生參數提取和ZENIVDEVISUALHDLDESIGNENVIRONMENT可視化HDL設計環境。5PLD、FPGA實例51PLD發展歷程早期的可編程邏輯器件只有可編程只讀存貯器PROM、紫外線可擦除只讀存貯器EPROM和電可擦除只讀存貯器EEPROM三種。由于結構的限制，它們只能完成簡單的數字邏輯功能。其后，出現了一類結構上稍復雜的可編程芯片，即可編程邏輯器件，它能夠完成各種數字邏輯功能。典型的PLD由一個“與”門和一個“或”門陣列組成，而任意一個組合邏輯都可以用“與一或”表達式來描述，所以，PLD能以乘積和的形式完成大量的組合邏輯功能。這一階段的產品主要有PAL和GAL。PAL由一個可編程的“與”平面和一個固定的“或”平面構成，或門的輸出可以通過觸發器有選擇地被置為寄存狀態。PAL器件是現場可編程的，它的實現工藝有反熔絲技術、EPROM技術和EEPROM技術。還有一類結構更為靈活的邏輯器件是可編程邏輯陣列PLA，它也由一個“與”平面和一個“或”平面構成，但是這兩個平面的連接關系是可編程的。PLA器件既有現場可編程的，也有掩膜可編程的。在PAL的基礎上，又發展了一種通用陣列邏輯GAL，如GAL16V8,GAL22V10等。它采用了EEPROM工藝，實現了電可按除、電可改寫，其輸出結構是可編程的邏輯宏單元，因而它的設計具有很強的靈活性，至今仍有許多人使用。這些早期的PLD器件的一個共同特點是可以實現速度特性較好的邏輯功能，但其過于簡單的結構也使它們只能實現規模較小的電路。為了彌補這一缺陷，20世紀80年代中期ALTERA和XILINX分別推出了類似于PAL結構的擴展型CPLD和與標準門陣列類似的FPGA，它們都具有體系結構和邏輯單元靈活、集成度高以及適用范圍寬等特點。這兩種器件兼容了PLD和通用門陣列的優點，可實現較大規模的電路，編程也很靈活。與門陣列等其它ASIC相比，它們又具有設計開發周期短、設計制造成本低、開發工具先進、標準產品無需測試、質量穩定以及可實時在線檢驗等優點，因此被廣泛應用于產品的原型設計和產品生產一般在10,000件以下之中。幾乎所有應用門陣列、PLD和中小規模通用數字集成電路的場合均可應用FPGA和CPLD器件。52PLD分類按集成度劃分（1）低集成度芯片。早起出現的PROM、PAL、可重復編程的GAL都屬于這類，可重構使用的邏輯門數大約在500門以下，稱為簡單PLD。（2）高集成度芯片。如現在大量使用的CPLD、FPGA器件，稱為復雜PLD。按結構劃分（1）乘積項結構器件。其基本結構為“與或”陣列的器件，大部分簡單PLD和CPLD都屬于這個范疇。（2）查找表結構器件。由簡單的查找表組成可編程門，再構成陣列形式。大多數FPGA是屬于此類器件。按編程工藝劃分（1）熔絲型器件。早期的PROM器件就是采用熔絲結構的，編程過程是根據設計的熔絲圖文件來燒斷對應的熔絲，達到編程和邏輯構建的目的。（2反熔絲型器件。是對熔絲技術的改進，在編程處通過擊穿漏層使得兩點之間獲得導通，這與熔絲燒斷獲得開路正好相反。（3）EPROM型。稱為紫外線擦除電可編程邏輯器件，是用較高的編程電壓進行編程，當需要再次編程時，用紫外線進行擦除。（4）EEPROM型。即電可擦寫編程軟件，現有部分CPLD及GAL器件采用此類結構。它是對EPROM的工藝改進，不需要紫外線擦除，而是直接用電擦除。（5）SRAM型。即SRAM查找表結構的器件，大部分FPGA器件都采用此種編程工藝，如XILINX和ALTERA的FPGA器件。這種方式在編程速度、編程要求上要優于前四種器件，不過SRAM型器件的編程信息存放在RAM中，在斷電后就丟失了，再次上電需要再次編程（配置），因而需要專用的器件來完成這類配置操作。（6）FLASH型。ACTEL公司為了解決上述反熔絲器件的不足之處，推出了采用FLASH工藝的FPGA，可以實現多次可編寫，同時做到掉電后不需要重新配置，現在XILINX和ALTERA的多個系列CPLD也采用FLASH型。53FPGA簡介531概述FPGA（FIELDPROGRAMMABLEGATEARRAY），即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。目前以硬件描述語言（VERILOG或VHDL）所完成的電路設計，可以經過簡單的綜合與布局，快速的燒錄至FPGA上進行測試，是現代IC設計驗證的技術主流。這些可編輯元件可以被用來實現一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復雜一些的組合功能比如解碼器或數學方程式。在大多數的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發器（FLIPFLOP）或者其他更加完整的記憶塊。FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復雜的設計，但是功耗較低。但是他們也有很多的優點比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的FPGA。因為這些芯片有比較差的可編輯能力，所以這些設計的開發是在普通的FPGA上完成的，然后將設計轉移到一個類似于ASIC的芯片上。另外一種方法是用CPLD（復雜可編程邏輯器件備）。532與CPLD的關系早在1980年代中期，FPGA已經在PLD設備中扎根。CPLD和FPGA包括了一些相對大數量的可編輯邏輯單元。CPLD邏輯門的密度在幾千到幾萬個邏輯單元之間，而FPGA通常是在幾萬到幾百萬。CPLD和FPGA的主要區別是他們的系統結構。CPLD是一個有點限制性的結構。這個結構由一個或者多個可編輯的結果之和的邏輯組列和一些相對少量的鎖定的寄存器。這樣的結果是缺乏編輯靈活性，但是卻有可以預計的延遲時間和邏輯單元對連接單元高比率的優點。而FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結構卻復雜的多。CPLD和FPGA另外一個區別是大多數的FPGA含有高層次的內置模塊（比如加法器和乘法器）和內置的記憶體。因此一個有關的重要區別是很多新的FPGA支持完全的或者部分的系統內重新配置。允許他們的設計隨著系統升級或者動態重新配置而改變。一些FPGA可以讓設備的一部分重新編輯而其他部分繼續正常運行。54PLD/FPGA芯片文字信息541常用CPLD/FPGA標識的含義CPLD/FPGA生產廠家多，系列、品種更多，各生產廠家命名、分類不一，給CPLD/FPGA的應用帶來了一定的困難，但其標識也是有一定的規律的。下面對常用CPLD/FPGA標識進行說明。542CPLD/FPGA標識概說CPLD/FPGA產品上的標識大概可分為以下幾類（1）用于說明生產廠家的，如ALTERA，LATTICE，XILINX是其公司名稱。（2）注冊商標，如MAX是為ALTERA公司其CPLD產品MAX系列注冊的商標。（3）產品型號，如EPM7128SLC8415，是ALTERA公司的一種CPLD（EPLD）的型號，是需要重點掌握的。（4）產品序列號，是說明產品生產過程中的編號，是產品身份的標志，相當于人的身份證。（5）產地與其它說明，由于跨國公司跨國經營，世界日益全球化，有些產品還有產地說明，如MADEINCHINA（中國制造）。543CPLD/FPGA產品型號標識組成CPLD/FPGA產品型號標識通常由以下幾部分組成（1）產品系列代碼如ALTERA公司的FLEX