存儲系統

概述6.1.1存儲器的層次結構 教學進程6.1存儲器分類表:存儲器主存儲器

隨機存儲器(RAM)

只讀存儲器(ROM)

雙極型半導體存儲器MOS存儲器（靜態、動態）可擦除可編程只讀存儲器EPROM，EEPROM掩膜型只讀存儲器MROM輔助存儲器

磁盤(軟盤、硬盤、盤組)存儲器磁帶存儲器光盤存儲器緩沖存儲器存儲器的分類●按存儲器在計算機系統中的作用分類：（1）高速緩沖存儲器：

★cache是解決存取速度的重要方法;

★在CPU和主存中間設置高速緩沖存儲器，

★構成高速緩存（cache）-主存層次，要求cache在速度上能跟得上CPU的要求。（2）內存儲器：主存或內存。

★它具有與CPU相匹配的存取速度，

★

CPU與主存可以直接交換數據。（3）外存儲器：輔存或外存。位于主機之外，

★具有較大容量，存取速度相對較慢。教學進程6.1.2存儲器的分類教學進程

●按存取方式分類：

（1）隨機存取存儲器RAM:可隨機讀/寫存儲器中的任何存儲單元的內容，且讀寫時間與存儲單元的物理位置無關。（2）只讀存儲器ROM:ROM在制作時將信息寫入，其后所存儲的內容只能讀出而不能寫入。（3）順序存取存儲器SAM:SAM所存儲的字或記錄塊按順序存放和讀出。信息記錄格式以記錄塊（或數據塊）為單位，加上間隔和標志區順序排列若干記錄塊組成記錄文件。（4）直接存取存儲器DAM:DAM是在存取信息時先指向存儲器中的一個小的區域（如磁盤上的一個磁道），然后再在這一小區內進行順序檢索。它是順序存取和隨機存取的結合。6.1.26.1.2

●按存儲介質分類：

（1）磁介質存儲器:用磁性材料制造的存儲器。如磁盤、磁帶等。優點：存儲容量大、成本低、存儲信息不易丟失缺點：體積大、存取速度慢。（2）半導體存儲器:用半導體器件組成的存儲器。優點：集成度高、體積小、容量大、存取速度快。（3）光存儲器:

由激光束在光盤的表面形成不同的刻痕而保存信息，讀出時用激光束照射盤面，依靠盤面反射光強度的不同來讀取信息。教學進程存儲器的分類(續）6.1.2

●按信息的可保存性分類：

（1）易失性存儲器:

斷電后所存信息消失。半導體隨機存儲器RAM是易失性存儲器。（2）非易失性存儲器

:

斷電后仍然可以保存原來存儲的信息而不丟失。而磁帶和磁盤等磁表面存儲器，屬非易失性存儲器。教學進程存儲器的分類(續）存儲器的基本組成1.

內存儲器的存儲單元教學進程6.1.3

位:二進制數的最基本單位，也是存儲器存儲信息的最小單位。存儲字:一個二進制數由若干位組成，當這個二進制數作為一個整體存入或取出時這個二進制數稱為存儲字。存儲單元或內存單元:存放存儲字的內存空間存儲體:大量存儲單元的集合構成在大多數計算機系統中，內存是以字節為單位編址的。RAM隨機存儲器

RAM存儲器包括教學進程6.2MOS型RAM又分雙極型RAM:速度很快、功耗大容量小MOS型RAM:功耗小、容量大（靜態MOS除外）靜態RAM，即SRAM:依靠雙穩態電路內部交叉反饋的機制存儲信息。功耗較大,速度快,作Cache。動態RAM，即DRAM:依靠電容存儲電荷的原理存儲信息。功耗較小,容量大,速度較快,作主存。1.六管單元（1）組成T1、T3：MOS反相器Vcc觸發器T3T1T4T2T2、T4：MOS反相器T5T6T5、T6：控制門管ZZ：字線，選擇存儲單元位線，完成讀/寫操作WWW、W：（2）定義“1”：T1導通，T2截止；“0”：T1截止，T2導通。6.2.1

靜態RAM

1.六管靜態存儲電路Z:加高電平,T5,T6導通,選中該單元。（4）保持

只要電源正常，保證向導通管提供電流，便能維持一管導通，另一管截止的狀態不變，稱靜態。VccT3T1T4T2T5T6ZW寫入：寫1:在W、W上分別加低高電平，

T1導通（充電）、T2截止（放電）寫0：在W、W上分別加高低電平，

T2導通（充電）、T1截止（放電）讀出：位線上加高電平若原存“1”，則T1導通，W線產生負脈沖。若原存“0”，則T2導通，W線產生負脈沖。Z：加低電平，T5、T6截止，該單元未選中，保持原狀態。靜態單元是非破壞性讀出，讀出后不需重寫。W6.2.1

靜態RAM

1.六管靜態存儲電路++--字線位線

寫1:使位線為低電平，若CS上無電荷,則VDD向CS充電；若CS上有電荷,則CS無充放電動作。寫0:使位線為高電平，若CS上無電荷,則CS無充放電動作，

若CS上有電荷,則CS把所存電放完。讀操作:首先使位線充電至高電平,當字線來高電平后,T導通，

①若CS上無電荷,則位線上無電位變化(讀出為0)；

②

若CS上有電荷則會放電,并使位線電位由高變低，接在位線上的讀出放大器會感知這種變化,讀出為1。高，T導通，低，T截止。VDDCS柵極T源極漏極動態存儲器讀寫原理充電放電通過電容CS有無存儲電荷來區分信號0、1動態RAM1.單管動態存儲電路

6.2.2++--VDDCS字線位線T

寫1：使位線為低電平，高，T導通，低，T截止。低若CS上無電荷，則VDD向CS充電；把1信號寫入了電容CS中。若CS上有電荷，則CS

的電荷不變，保持原記憶的1信號不變。++--VDDCS字線位線T高，T導通，低，T截止。高寫0：使位線為高電平，若CS上有電荷，則CS通過T放電；若CS上無電荷，則CS無充放電動作，保持原記憶的0信號不變。把0信號寫入了電容CS中。當字線變高電平后，單管單元的優點:線路簡單，單元占用面積小；速度快。單管單元的缺點：讀出是破壞性的，故讀出后要立即對單元進行“重寫”，以恢復原信息；單元讀出信號很小，要求有高靈敏度的讀出放大器。動態RAM1.單管動態存儲電路

6.2.2動態RAM的刷新1.刷新方式教學進程6.2.3動態RAM存儲單元實質上是依靠T1管柵極電容的充放電原理來保存信息的。時間一長，電容上所保存的電荷就會泄漏，造成了信息的丟失。在動態RAM的使用過程中，必須定時和及時地向保存“1”的那些存儲單元補充電荷，以維持信息的存在。這一充電過程稱為再生或動態存儲器的刷新操作。刷新不是按字處理，而是每次刷新一行，即為連接在同一行上所有存儲單元的電容補充一次能量。ROM只讀存儲器

教學進程6.3

在制作時不寫入任何信息，但允許用戶利用專門的設備（編程器）寫入自己的程序，寫入是一次性的。寫入后，其內容將無法改變。

雙極型PROM有兩種結構:●

一種是熔絲燒斷型;6.3.2可編程的只讀存儲器（PROM）熔絲式PROM，用戶編程時，靠專用寫入電路產生脈沖電流，來燒斷指定的熔絲，以達到寫入“1”的目的。對PROM來講，這個寫入的過程稱之為固化程序。這種ROM器件只能固化一次程序，數據寫入后，就不能再改變了。位線字線vcc存儲原理:(二極管破壞型PROM為例)

這種PROM存儲器在出廠時，存儲體中每條字線和位線的交叉處都是兩個反向串聯的二極管的PN結，字線與位線之間不導通，此時，意味著該存儲器中所有的存儲內容均為“1”。如果用戶需要寫入程序，則要通過專門的PROM寫入電路，產生足夠大的電流把要寫入“1”的那個存儲位上的二極管擊穿，造成這個PN結短路，只剩下順向的二極管跨連字線和位線，這時，此位就意味著寫入了“1”。讀出的操作同掩模ROM。

●一種是PN結擊穿型ROM只讀存儲器

6.36.3.2可編程的只讀存儲器（PROM）A0A1…AN-1CSD0…DM-1RDWR2N＊M位存儲器芯片的邏輯框圖存儲器的邏輯表示存儲器的設計與控制

6.4.1常用的譯碼電路●連線:地址總線(AB)、數據總線(DB)和控制總線(CB)，主存容量2k字字長n位CPUMARMDR地址總線k位

數據總線n位ReadWriteMFC1.內存和CPU之間的硬連接

教學進程6.4●把內存看作一個黑盒子，存儲器地址寄存器(MAR)

和存儲器數據寄存器（MDR）是內存和CPU之間的接口。

地址譯碼器的作用就是用來接受CPU送來的地址信號并對它進行譯碼，選擇與此地址碼相對應的存儲單元，以便對該單元進行讀／寫操作。存儲器地址譯碼有兩種方式，通常稱為單譯碼與雙譯碼。

(1)單譯碼單譯碼方式又稱字結構，適用于小容量存儲器。

(2)雙譯碼

在雙譯碼結構中，將地址譯碼器分成兩部分，即行譯碼器(又叫X譯碼器)和列譯碼器(又叫Y譯碼器)。X譯碼器輸出行地址選擇信號，Y譯碼器輸出列地址選擇信號。行列選擇線交叉處即為所選中的內存單元，這種方式的特點是譯碼輸出線較少。6.4.12.譯碼電路

常用的譯碼電路譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼單譯碼結構雙譯碼結構雙譯碼可簡化芯片設計主要采用的譯碼結構74LS138引腳74LS138經常用來作為存儲器的譯碼電路。G2AG2BG1CBAY7～Y0有效輸出00100011111110Y000100111111101Y100101011111011Y200101111110111Y300110011101111Y400110111011111Y500111010111111Y600111101111111Y7其他值×××11111111無效74LS138的真值表

1個存儲器的芯片的容量是有限的，它在字數或字長方面與實際存儲器的要求都有很大差距，所以需要在字向和位向進行擴充才能滿足需要。基本概念：1）位擴展：容量滿足要求，需對數據位進行擴展。例：用2K*1位的芯片組成2K*8位的系統2）字擴展：數據位滿足要求，需對地址空間進行擴展。例：用2K*8位的芯片組成8K*8位的系統3）字位擴展：數據位和地址空間均不能滿足系統要求，都需進行擴展。例：用2K*8位的芯片組成8K*16位的系統4）擴充芯片總數的計算方法：需要芯片數=位擴充數×字節擴充數6.4.1常用的譯碼電路位擴展:

容量滿足要求，需對數據位進行擴展。位擴展指的是用多個存儲器器件對字長進行擴充。擴展方法:位擴展的連接方式是將多片存儲器的地址、片選CS、讀寫控制端R／W相應并聯；數據端分別引出。6.4.2內存容量擴充1.位擴展[例1]用16K*4位的芯片組成16K*8位的系統所需芯片數量=16K*8位16K*4位=1*2=2片[例2]用64K*1位的芯片組成64K*8位的系統字擴展:

數據位滿足要求，需對地址空間進行擴展。字擴展指的是增加存儲器中字的數量。擴展方法:將各芯片的地址線、數據線、讀寫控制線相應并聯；由片選信號來區分各芯片的地址范圍。動態存儲器一般不設置CS端，但可用RAS端來擴展字數。只有當RAS由“1”變“0”時，才會激發出行時鐘，存儲器才會工作。6.4.2內存容量擴充2.字擴展[例3]所需芯片數量=64K*8位16K*8位=4*1=4片16K*8位靜態芯片組成64K*8位存儲器2:4最低地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最高地址00003FFF00,0000,0000,000011,1111,1111,111100001說明總地址片內A13A12……..A1A0選片A15A14地址片號地址空間分配表6.4.2內存容量擴充字位擴展3.字位擴展:

數據位和地址空間均不能滿足系統要求，都需進行擴展。擴展方法:先位擴展，再字擴展；位擴展先確定每組芯片的數量，該組芯片具有整個

M要求的位數；字擴展確定所需芯片的組數；位擴展和字擴展時應遵循各自的連接規則[例4]所需芯片數量=4K*8位1K*4位=4*2=8片利用2114芯片（1K*4位）組成4K*8位存儲器字擴展位擴展1‘1“2‘3‘4‘2“3“4“地址范圍的確定組數A11A10A9A8A7A6A5A4A3A2A1A01000…10..10…10..10…10..10…10..10…10..12010…10..10…10..10…10..10…10..10…10..13100…10..10…10..10…10..10…10..10…10..14110…10..10…10..10…10..10…10..10…10..1地址范圍000H-3FFH400H-7FFH800H-BFFHC00H-FFFH主要有以下三部分連接：

1）地址線的連接

2）數據線的連接

3）控制線的連接在連接中要考慮的問題有以下幾個方面：1）CPU總線的負載：

CPU自已能帶一個TTL負載，大系統要加上緩沖器。2）CPU的時序和存儲器的存取速度之間的配合問題是否需要TW3）存儲器的地址分配和選片問題：內存分為RAM、ROM，RAM又分為數據區、程序區，各個部分如何區分4）控制信號的連接：RD，WR，IO/M如何配合控制芯片內存和CPU之間的連接

一片存儲芯片的容量有限，因此存儲器往往由許多存儲芯片組成，各存儲芯片是否被選中，被選中的芯片的某個單元是否被選中，由“片選”和“字選”信號決定。片選：CPU訪問內存時，選中的構成一個字節所必須訪問的存儲芯片的信號。字選：對被選中的存儲芯片，選中其中的某個存儲單元，以便進行數據的存取。因此，對地址的譯碼分為：

高位地址參加片選；低位地址參加字選（片內尋址）內存和CPU之間的連接

片選信號的產生

產生片選信號有三種方法：線選法、全地址譯碼法和部分地址譯碼法。

線選法用高位地址線直接作為存儲芯片的片選信號，每一根地址線的兩種狀態選通二組芯片。它通常用于所用存儲芯片數量不多，而CPU尋址空間遠遠大于存儲器實際容量的情況。線選法，使存儲器的地址存在間斷現象和地址重疊現象。[例]用2114芯片（1K*4位）組成4K*8位的RAM系統（1）計算出所需的芯片數（2）構成數據總線所需的位數和系統所需的容量（3）控制線，數據線，地址線的連接：線選方式局部譯碼選擇方式全局譯碼選擇方式解：（1）芯片總數=4*2=8片用2114芯片組成4KRAM線選控制譯碼結構圖1、線選方式線選方式地址分布A15A14A13A12A11A10A9…A0地址分布0011100…

01…

1第一組：3800H~3BFFH0011010…

01…

1第二組：3400H~07FFH0010110…

01…

1第三組：2C00H~2FFFH0001110…

01…

1第四組：1C00H~1FFFH線選法特點：1）線路簡單，節省譯碼器；

2）易產生地址沖突；

例：A13A12A11A10=0000時

3）適合只有2組芯片的系統；用2114芯片組成4KRAM局部譯碼結構圖2、局部譯碼局部譯碼特點：1）易產生地址重疊；局部譯碼地址分布A15A14A13A12A11A10A9…A0

000…

01…

1

010…

01…

1

100…

01…

1

110…

01…1局部譯碼特點：易產生地址重疊

例：無論A15A14A13A12為何值，均可選中M中的一個單元。…..M0000H1000H2000HF000H全地址譯碼法用全部的高位地址線（空閑的地址線）通過譯碼器編碼產生片選信號。全地址譯碼時，存儲器的地址是連續且惟一的，即無地址間斷現象和地址重疊現象。高位地址線（空閑地址線）中的一部分用來參加譯碼，產生片選信號。該方法常用于不需全部地址空間的尋址能力，但采用線選法地址線又不夠的情況。該方法也會使存儲器的地址存在間斷現象和地址重疊現象。局部地址譯碼法用2114芯片組成4KRAM全局譯碼結構圖3、全局譯碼全局譯碼地址分布A15A14A13A12A11A10A9…A0地址分布0000000…

01…

1第一組：0000H~03FFH0000010…

01…

1第二組：0400H~07FFH0000100…

01…

1第三組：0800H~0BFFH0000110…

01…

1第四組：0C00H~0FFFH全局譯碼特點：1）每個單元的地址是唯一的；2）各芯片組之間不存在地址重疊和地址沖突問題；Cache高速緩沖存儲器6.5.1高速緩存工作原理●程序訪問的局部