P8M1門電路邏輯功能的測試P8M2組合邏輯電路功能測試P8M3組合邏輯電路的設計

思考與練習

在日常生活中，經常會用到加法運算，而在數字系統(計算機系統等)中，加法運算用得更為普遍。在本項目中，我們將設計一個簡單的加法計算器，從中學習數字電路的基本知識，了解數字電路的基本定律和規則，掌握數字電路中基本門電路的邏輯功能和使用方法，了解TTL門電路和CMOS門電路的主要特點和使用方法。項目任務書本模塊通過對基本門電路邏輯功能的測試，來幫助讀者了解數字電路的基本概念，掌握基本門電路的邏輯功能，使讀者能靈活運用基本門電路來實現簡單的邏輯功能。P8M1門電路邏輯功能的測試MNL1概述

1.數字信號和數字電路

數字電路處理的信號一般都是數字信號。在電路中，數字信號常常表現為突變的電壓和電流，并且只有兩種可能的狀態。所以，在數字電路中的半導體器件一般都工作在開、關狀態，利用半導體器件的導通和截止兩種不同的工作狀態，代表不同的數字信息。通常用0、1表示兩種不同的狀態。在數字電路中,用電壓的高、低表示數字信號的1、0。例如在一個電源電壓為+5V的電路中，用＋5V表示狀態“1”，用０V表示狀態“0”。+5V稱為邏輯高電平，0V稱為邏輯低電平。“0”和“1”稱為兩種邏輯狀態。邏輯狀態是從日常生活中抽象出來的，如開關的開、關，燈亮、燈滅等。因此,數字電路在結構、工作狀態、研究內容和分析方法上與模擬電路不同。數字電路具有如下特點：

(1)數字電路在穩態時，電路中的半導體器件工作在飽和或截止狀態，正好符合數字信號的特點。飽和和截止時對應于外部電路的特點為電流的有無、電壓的高低,分別用數字信號的１邏輯和０邏輯來表示。

(2)數字電路的單元電路比較簡單，對元件的精度要求不高，只要求器件能可靠地表示出1和0兩種狀態。因此,數字電路便于集成化、系列化生產,產品具有使用方便、可靠性高、成本低廉等特點。

(3)因為數字電路中只有0、1兩種狀態，所以便于長期存儲，亦便于用計算機進行處理。

(4)在數字電路中重點研究的是輸出信號和輸入信號之間的邏輯關系，以確定電路的邏輯功能。因此,數字電路的研究分為兩個部分：一是對電路的邏輯功能進行分析，稱為邏輯分析；二是根據邏輯功能設計出滿足功能要求的電路，稱為邏輯設計。

(5)數字電路由于自身的特點，因此其分析方法和模擬電路有所不同。在數字電路中描述電路邏輯功能的方法有邏輯表達式、真值表、卡諾圖、特征方程、狀態轉移圖、時序圖等。

(6)隨著電子技術的飛速發展，數字電路的應用越來越廣泛。它不僅可以用于各種邏輯運算和算術運算，還用于各種數控裝置、智能儀表，并越來越多地應用于網絡、圖像及語音信號的傳輸和處理。

數字集成電路邏輯器件有繁多的、功能各異的集成電路芯片，可以實現所需要的邏輯功能。但是，無論多么復雜的邏輯運算，都是由“與”、“或”、“非”這三種最基本的邏輯運算組合而成的。那么什么是“與”、“或”、“非”邏輯運算呢？人們又是用怎樣的電路實現這三種基本邏輯運算呢？我們可以通過下面的測試得到答案。在測試之前，首先簡單認識一下什么是數字集成電路。數字集成電路就是將能實現一定邏輯功能的電路通過特殊的半導體工藝實現在高純度硅晶片上，同時將輸入、輸出、電源等功能腳通過特種導電金屬絲引出到引腳并將其封裝，以方便用戶使用。

2.數字電路的分類

數字電路的分類方式有很多種，例如：

(1)按電路邏輯功能的不同，可以分為組合邏輯電路和時序邏輯電路。

(2)按集成電路的大小規模不同，可分為小規模集成電路(SSI)、中規模集成電路(MSI)、大規模集成電路(LSI)和超大規模集成電路(VLSI),具體分類見表8-1-1。表8-1-1集成電路按規模大小的分類表

(3)按電路所用器件的不同，又可分為單極性電路和雙極性電路。最常用的單極性電路是CMOS(ComplementarySymmetryMetalOxideSemiconductor)電路，最常用的雙極性電路是TTL(Transistor

TransistorLogic)電路。

集成電路的封裝形式有很多種，小規模和中規模集成電路的封裝形式主要有雙列直插式和貼片式,如圖8-1-1所示。

無論是哪種集成電路，其管腳號的分布規律都是一樣的，即將集成塊的缺口朝左，從左下角起，逆時針旋轉，依次為1腳、2腳、3腳…，如圖8-1-2所示。圖8-1-1數字集成電路實物圖圖8-1-2數字集成電路管腳號排布規律測試工作任務書

MNL2邏輯代數中的基本運算

邏輯代數又稱布爾代數，它是19世紀英國數學家布爾(Boole)提出的，早期用來研究各種開關網絡，所以又稱為開關代數。后來人們發現,可以用它來研究邏輯電路，所以又稱之為邏輯代數。邏輯代數是分析和設計邏輯電路的理論基礎。

邏輯代數和普通代數一樣，也是用字母代表變量，但邏輯代數中變量的取值只有兩種：“0”和“1”。只是，這里的“0”、“1”已不表示數值的大小，而是代表兩種狀態,如“開”和“關”，“是”和“非”，“有”和“無”，“燈亮”和“燈滅”等。邏輯系統中的電路種類繁多、功能各異,但它們的邏輯關系都可以用最基本的邏輯運算綜合而成。這三種最基本的邏輯運算就是“與”運算、“或”運算、“非”運算。

1.“與”運算(LogicMultiplication)

只有當決定某一事件發生的所有條件都具備時，這一事情才會發生，這種因果邏輯關系稱為“與”邏輯。圖8-1-5中的開關A和B同時合上時，燈F才會亮。因此,燈F和開關A、B之間的關系稱為“與”邏輯，寫做：F=A·B，此式稱為邏輯表達式，讀做：“F等于A與B”。“與”的邏輯關系又稱之為邏輯乘,它遵循“有0出0，全1出1”的運算規則。

假設開關斷開為“0”狀態，開關合上為“1”狀態;燈亮為“1”狀態，燈滅為“0”狀態。我們也可以將燈F和開關A、B的關系用表8-1-5描述，這個表稱之為真值表。圖8-1-5串聯開關電路表8-1-5“與”運算真值表

“與”邏輯的運算規則如下：

0·00·1=01·0=01·1=1

實現“與”邏輯功能的電路稱之為“與門”。與門的邏輯符號見圖8-1-6。圖8-1-6與門邏輯符號

2.“或”運算(Logic

Addition)

決定某一事件發生的所有條件中，只要有一個或一個以上的條件具備，這一事情就會發生，這種因果邏輯關系稱為“或”邏輯。圖8-1-7中的開關A和B只要有一個合上或兩個同時合上時，燈F就會亮。因此,燈F和開關A、B之間的關系稱為“或”邏輯，邏輯表達式為：F=A+B，讀做：“F等于A或B”。“或”的邏輯關系又稱之為邏輯加,它遵循“有1出1，全0出0”的運算原則。表8-1-6是或邏輯的真值表。圖8-1-7并聯開關電路表8-1-6“或”邏輯真值表

“或”邏輯的運算規則如下：

0+0=00+1=11+0=11+1=1

實現“或”邏輯功能的電路稱之為“或門”。或門的邏輯符號見圖8-1-8。圖8-1-8或門邏輯符號

3.“非”運算(Logic

Negantion)

當決定某一事件的條件具備時，事情反而不會發生,這種因果邏輯關系稱為“非”邏輯。非運算的輸出和輸入總是相反的。圖8-1-9中的開關A合上時，燈F反而不亮。因此,燈F和開關A的關系稱為“非”邏輯，邏輯表達式為：F=，讀做：“F等于A非”。表8-1-7是非邏輯的真值表。圖8-1-9開關與電燈并聯電路表8-1-7“非”運算真值表

“非”邏輯的運算規則如下：

=1

=0

實現“非”邏輯功能的電路稱之為“非門”，又稱為反相器。非門的邏輯符號見圖8-1-10。圖8-1-10非門邏輯符號

4.復合邏輯運算

上面介紹的“與”、“或”、“非”三種邏輯運算是數字電路中最基本的邏輯運算，由這些基本運算可以組成各種復雜的邏輯運算。

1)與非運算

與非運算是由與運算和非運算組合而成的，邏輯表達式為：F=。與非門邏輯符號見圖8-1-11，邏輯真值表見表8-1-8。它的邏輯功能是“有0出1，全1出0”。圖8-1-11與非門邏輯符號表8-1-8“與非”邏輯真值表

2)或非運算

或非運算是由或運算和非運算組合而成的，邏輯表達式為：F=。或非門邏輯符號見圖8-1-12，邏輯真值表見表8-1-9。它的邏輯功能是“有1出0，全0出1”。圖8-1-12或非門邏輯符號表8-1-9“或非”邏輯真值表

3)與或非運算

與或非運算是由“與”、“或”、“非”三種運算組合而成的，邏輯表達式為：F=。

與或非門邏輯符號見圖8-1-13,其邏輯真值表請同學們自己列出。圖8-1-13與或非門邏輯符號

4)異或和同或運算

異或運算的邏輯表達式：F=A

+

B=A

B,其邏輯符號見圖8-1-14。異或運算的邏輯真值表見表8-1-10，從真值表可以看出,異或運算的規則是：當兩個輸入相同時，輸出為0;當兩個輸入不同時，輸出為1。圖8-1-14異或門邏輯符號表8-1-10“異或”邏輯真值表同或運算的邏輯表達式：F=AB+

=A⊙B,其邏輯符號見圖8-1-15。同或運算的邏輯真值表見表8-1-11,從真值表可以看出，同或運算的規則是：當兩個輸入相同時，輸出為1;當兩個輸入不同時，輸出為0。圖8-1-15同或門邏輯符號表8-1-11“同或”邏輯真值表MNL3邏輯函數表示方法

邏輯函數用來描述輸出變量和輸入變量的關系。在組合邏輯電路中，常用的邏輯函數的表示方法有真值表、邏輯表達式、電路圖、波形圖、卡諾圖等。

邏輯函數有n個變量時，共有2n個不同的變量取值組合。在列真值表時，變量取值的組合一般按n位二進制數遞增的方式列出。

例8-1

有一舉重判決電路如圖8-1-16所示，其中A、B、C三個裁判各掌握一個開關，若兩個裁判同意試舉成功，且其中Ａ裁判必須同意，則試舉才算成功，否則試舉失敗。試列出真值表。

解首先,假設三名裁判Ａ、Ｂ、Ｃ為輸入變量，若同意通過,則開關合上，用邏輯1表示；若不同意通過,則開關打開，用邏輯0表示。結果F,燈亮用邏輯1表示，表明試舉通過；燈不亮用邏輯0表示，表明試舉不通過。根據題意，列真值表見表8-1-12。圖8-1-16舉重判決電路模型表8-1-12舉重判決電路功能真值表

1)真值表

真值表具有如下特點：①真值表具有唯一性；②包含所有的取值組合;③直觀、明了，可直接看出邏輯函數值和變量取值之間的關系。

2)邏輯表達式

把輸入、輸出之間的關系寫成“與”、“或”、“非”等運算的組合式，這就是邏輯表達式。

根據圖8-1-16所示電路模型，列出邏輯表達式為

F=AB+AC

(1.1)根據真值表，也可以直接寫出標準的“與或”表達式，方法如下：

(1)把任意一組變量取值中的1代以原變量，0代以反變量，由此得到一組變量的與組合，如A、B、C三個變量的取值為101時，則代換后得到的變量與組合為A

C。

(2)把邏輯函數值為1所對應的各變量的與組合相加，便得到一個邏輯表達式，這種形式的邏輯表達式稱為標準的與-或邏輯式。

根據上述方法，列出邏輯表達式為

F=A

C+AB

+ABC(1.2)

3)邏輯電路圖(原理圖)

邏輯圖是用基本邏輯門和復合邏輯門的邏輯符號組成的對應于某一邏輯功能的電路圖。圖8-1-17就是根據式(1.1)畫出的舉重判決電路的邏輯電路圖。圖8-1-17舉重判決電路邏輯圖

4)波形圖

波形圖是由輸入變量的所有可能取值組合的高、低電平及其對應的輸出函數值的高、低電平所構成的圖形。圖8-1-18是舉重判決電路波形圖。圖8-1-18舉重判決電路波形圖MNL4TTL集成門電路和CMOS集成門電路

1.TTL集成門電路和CMOS集成門電路的區別

TTL和CMOS集成門電路是目前應用最廣泛的兩類集成電路。前者發展較早，后者雖問世較晚，但是發展迅猛，大有趕超并取代前者之勢。它們各有特點，又有很多不同之處。

1)組成結構

(1)

TTL電路結構。

TTL集成邏輯門電路(TransistorTransistorLogic)是指晶體管－晶體管邏輯門電路(它是由NPN或PNP晶體管組成的)，它的輸入和輸出都是由晶體管組成的。圖8-1-19是典型的TTL與非門電路。由于晶體管是電子和空穴兩種載流子參與導電，因此稱TTL為雙極型晶體管集成電路。圖8-1-19集成TTL與非門電路表8-1-13列出了TTL的主要產品系列及其型號。其中速度最快的是STTL，即肖特基TTL電路，其平均速度是3ns，是標準型TTL的十分之一。功耗最低是LSTTL，其功耗不到標準TTL的十分之一。速度·功耗積最低的是ALSTTL,其工作頻率為100MHz,可用于較高工作頻率的場合。TTL與其他TTL雙極型電路(如：RTL電阻－晶體管邏輯門電路，DTL二極管－晶體管邏輯門電路)相比，性能價格比高，可謂價廉物美，基本取代了其他的雙極型門電路，只在超高速環路中仍然使用ECL(發射極耦合)。表8-1-13TTL主要產品系列

(2)

CMOS電路結構。

MOS邏輯門電路是繼TTL之后發展起來的另一種應用廣泛的數字集成電路。由于它功耗低，抗干擾能力強，工藝簡單，因此幾乎所有的大規模、超大規模數字集成器件都采用MOS工藝。

MOS集成門電路分為PMOS、NMOS、CMOS三種類型，使用最多的是CMOS(互補對稱型MOS電路)。圖8-1-20是典型的CMOS非門電路。

CMOS邏輯門電路是由N溝道MOSFET和P溝道MOSFET互補而成的，通常稱為互補型MOS邏輯電路，簡稱CMOS邏輯電路。由于只有一種載流子，因而它是一種單極性晶體管電路。

在圖8-1-20所示電路中,要求電源VDD大于兩管開啟電壓絕對值之和，即VDD＞(VTN+|VTP|)，且VTN=|VTP|。其中，VTN為VNN型溝道MOS的開啟電壓，VTP為VPP型溝道MOS的開啟電壓。圖8-1-20(a)為CMOS非門電路；圖8-1-20(b)為CMOS非門的等效簡化電路。圖8-1-20CMOS非門電路當輸入為低電平，即Vi=0V時，VN截止，VP導通，VN的截止電阻約為500MΩ，VP的導通電阻約為750Ω，所以輸出Vo≈VDD，即Vo為高電平。

當輸入為高電平，即Vi=VDD時，VN導通，VP截止，VN的導通電阻約為750Ω，VP的截止電阻約為500MΩ，所以輸出Vo≈0V，即Vo為低電平。所以該電路實現了非邏輯。通過以上分析可以看出，在CMOS非門電路中，無論電路處于何種狀態，VN、VP中總有一個截止，所以它的靜態功耗極低，有微功耗電路之稱。

CMOS邏輯門電路的系列如下：

·基本的CMOS——4000系列

這是早期的CMOS集成邏輯門產品，工作電源電壓范圍為3～18V。由于它具有功耗低、噪聲容限大、扇出系數大等優點，因此已得到普遍使用。其缺點是工作速度較低，平均傳輸延遲時間為幾十毫秒，最高工作頻率小于5MHz。

·高速的CMOS——HC(HCT)系列

該系列電路主要從制造工藝上進行了改進，使其工作速度大大提高，平均傳輸延遲時間小于10ns，最高工作頻率可達50MHz。HC系列的電源電壓范圍為2～6V。74HC/HCT系列的主要特點是與TTL器件電壓兼容，它的電源電壓范圍為4.5～5.5V。它的輸入電壓參數為VIH(min)=2.0V，VIL(max)=0.8V，與TTL完全相同。另外，74HC/HCT系列與74LS系列的產品，只要最后3位數字相同，則兩種器件的邏輯功能、外形尺寸、引腳排列順序也完全相同，這樣就為以CMOS產品代替TTL產品提供了方便。

·先進的CMOS——AC(ACT)系列

該系列的工作頻率得到了進一步的提高，同時保持了CMOS超低功耗的特點。其中ACT系列與TTL器件電壓兼容，電源電壓范圍為4.5～5.5V。AC(ACT)系列的電源電壓范圍為1.5～5.5V。AC(ACT)系列的邏輯功能、引腳排列順序等都與同型號的HC(HCT)系列完全相同。

2)電路特點

TTL和CMOS電路在結構、原理及制造工藝上均有較大區別，因此電路特點也有較大差別。表8-1-14列出了國產TTL和各種MOS電路的四個主要參數。下面就這四個參數比較TTL和CMOS電路各自的特點。

表8-1-14國產TTL和CMOS電路的主要參數

(1)功耗。

如前所述，CMOS是互補對稱型結構，工作時,總是一個管子處于截止、一個管子處于導通狀態，而MOS管的截止電阻大至500MΩ,所以電路靜態功耗幾乎為零。但實際上，由于存在硅表面和PN結的漏電流(量值為數百微毫安)，因此尚有數微瓦量級的靜態功耗,但是和TTL電路相比要低多了。低功耗是CMOS電路一個突出的優點。

(2)抗干擾能力。

抗干擾能力又稱噪聲容限，它表示電路保持穩定工作所能抗拒外來干擾和本身噪聲的能力。抗干擾能力可用圖8-1-21所示的電壓傳輸曲線來說明。所謂電壓傳輸特性曲線，是指輸出電壓隨著輸入電壓變化的情

圖8-1-21中，共有兩條特性曲線，里面的是TTL門電路的電壓傳輸特性曲線，外面那條是CMOS門電路的電壓傳輸特性曲線。

首先看7400(標準TTL)的電壓傳輸特性，圖中：ViL為本級門最大輸入低電平;Vg為關門電平(對應于最小輸出高電平——VoH(min)的輸入電壓);Vk為開門電平(對應于最大輸出低電平——VoL(max)的輸入電平);ViH為本級門最低輸入高電平。圖8-1-21TTL和CMOS兩種電路的電壓傳輸特性曲線顯然，要保證輸出為可靠的高電平，干擾電壓不應超過：

VNL=Vg-ViL

式中：VNL為下限抗干擾電平。只要疊加于輸入低電平上的干擾不大于VNL，輸出就可保證可靠的高電平。顯然，VNL

越大，下限抗干擾能力越強。

要保證輸出為可靠的低電平，干擾電壓不應超過：

VNH=ViH-Vk

式中：VNH為上限抗干擾電平。只要疊加于輸入高電平上的負脈沖干擾幅值不大于VNH，輸出就可保證可靠的低電平。顯然，VNH越大，上限抗干擾能力越強。

對應標準TTL電路，ViL=0.4V，Vg=0.8V，所以VNL=Vg-ViL=0.8-0.4=0.4V。Vk=2V,ViH=2.4V,所以,VNH=ViH-Vk=2.4-2=0.4V。

圖8-1-21中是CMOS器件工作在電源電壓為+5V時的電壓傳輸曲線。從圖中可以看出：CMOS電壓傳輸曲線比TTL的變化陡，Vgc和Vkc的值接近，約為2V，且輸入、輸出電壓范圍也比TTL電路大，因此其抗干擾能力較強。

(3)工作速度。

電路的工作速度一般用平均傳輸延時時間tpd來表示,它表示輸出信號比輸入信號在時間上落后了多少,也就是說，信號經過一級門電路所花費的時間。一般希望傳輸時間越短越好。表8-1-14所列tpd是在環境溫度為25℃、供電電壓為5V的條件下，對與非門電路的測試值。從表中可以看出，CMOS的速度比PMOS、NMOS快得多，但卻比TTL電路的速度慢。

(4)扇出系數。

在數字系統中，門電路總是要帶負載的，而一個門電路能驅動負載的能力是有限的。TTL電路中衡量門電路驅動負載能力的常用參數如下：

·輸入低電平電流IIL(輸入短路電流IIS)——輸入低電平時流出輸入端的電流，它流入或灌入前級門電路的輸出端。標準TTL產品規定的最大值為1.6mA。

·輸入高電平電流IIH——輸入高電平時流入輸入端的電流。一般是前級門輸出端輸出(或拉出)的電流。標準TTL產品規定的最大值為40μA。

·輸出低電平電流IOL(灌電流)——輸出低電平時，能夠流入輸出端的電流，用來衡量門電路帶灌電流負載的能力。標準TTL產品規定的最大值為16mA。

·輸出高電平電流IOH(拉電流)——輸出高電平時，流出輸出端的電流，用來衡量門電路帶拉電流負載的能力。標準TTL產品規定的最大值為0.4mA。

從以上參數定義可知,TTL邏輯門電路帶灌電流的能力大于帶拉電流的能力。

·扇出系數——帶同類門的能力，它反應了門電路的帶負載能力。輸出高電平時，其拉電流負載的扇出系數NOH的表示式為

輸出低電平時，其灌電流負載的扇出系數NOL的表示式為

對于標準的TTL電路，

因CMOS電路有極高的輸入阻抗，故其扇出系數很大，一般額定扇出系數可達50。但必須指出的是，扇出系數是指驅動CMOS電路的個數，若就灌電流負載能力和拉電流負載能力而言，CMOS電路遠遠低于TTL電路。

2.TTL和CMOS集成門電路的其他形式

1)OC門——TTL集電極開路門

在工程實踐中，有時需要將幾個門的輸出端并聯使用，以實現與邏輯，稱為線與。TTL門電路的輸出結構決定了它不能進行線與。

如果將G1、G2兩個TTL與非門的輸出直接連接起來，如圖8-1-22所示，當G1輸出為高，G2輸出為低時，從G1的電源VCC通過G1的V4、VD到G2的V3，形成一個低阻通路，產生很大的電流，輸出既不是高電平也不是低電平，邏輯功能將被破壞，還可能燒毀器件。所以,普通的TTL門電路是不能進行線與的。圖8-1-23為OC門的結構和符號。圖8-1-22普通的TTL門電路輸出并聯圖8-1-23OC門

TTLOC門通常有如下的應用：

(1)實現線與。

兩個OC門實現線與時的電路如圖8-1-24所示。此時的邏輯關系為

L=L1·L2=

即在輸出線上實現了與運算，通過邏輯變換可轉換為與或非運算。

(2)實現電平轉換。

在數字系統的接口部分(與外部設備相連接的地方)需要有電平轉換的時候，常用OC門來完成,如圖8-1-25所示。

把上拉電阻接到10V電源上，這樣在OC門輸入普通的TTL電平，而輸出高電平就可以變為10V。

(3)用做驅動器。

可用OC門來驅動發光二極管、指示燈、繼電器和脈沖變壓器等。圖8-1-26是用來驅動發光二極管的電路。圖8-1-24實現線與圖8-1-25實現電平轉換圖8-1-26驅動發光二極管

2)TTL三態輸出門

(1)三態輸出門的結構及工作原理。

三態輸出門的電路圖如圖8-1-27(a)所示。當EN=0時，G輸出為1，VD1截止，與P端相連的V1的發射結也截止。三態門相當于一個正常的二輸入端與非門，輸出L=，稱為正常工作狀態。

當EN=1時，G輸出為0，即VP=0.3V，這樣一方面使VD1導通，Vc2=1V，V4、VD截止；另一方面使Vb1=1V，V2、V3也截止。這時從輸出端L看進去，對地和對電源都相當于開路，呈現高阻。所以稱這種狀態為高阻態。這種EN=0時為正常工作狀態的三態門稱為低電平有效的三態門。如果將圖8-1-27(a)中的非門G去掉，則使能端EN=1時為正常工作狀態，EN=0時為高阻狀態，這種三態門稱為高電平有效的三態門，邏輯符號如圖8-1-27(c)所示。圖8-1-27三態輸出門

(2)三態門的應用。

三態門在計算機總線結構中有著廣泛的應用。圖8-1-28(a)所示為三態門組成的單向總線,可實現信號的分時傳送。

圖8-1-28(b)所示為三態門組成的雙向總線。當EN為高電平時，G1正常工作，G2為高阻態，輸入數據DI經G1反相后送到總線上；當EN為低電平時，G2正常工作，G1為高阻態，總線上的數據DO經G2反相后輸出,這樣就實現了信號的分時雙向傳送。圖8-1-28三態門組成的總線

CMOS集成門電路的其他形式有:OD門(漏極開路門,如40107)、CMOS三態門、CMOS傳輸門和CMOS模擬開關等。本書對它們不作詳細介紹，請同學們參閱相關數字電路手冊,了解其功能和應用。測試工作任務書MNL1數值和碼制

1.十進制(Decimal)

十進制是我們日常生活中最常用的計數體制，共用0～9十個數碼計數，并遵循“逢十進一，借一當十”的原則。通常將計數數碼的個數稱為基數，因此十進制計數體制的基數是10。十進制數的數碼所在的位置不同，它所表示的值就不同，例如：

1987=1×103+9×102+8×101+7×100

P8M2組合邏輯電路功能測試上式稱為十進制數的權展開式。103、102、101、100稱為每個位上的權或權值。因此,十進制數N可表示為

(N)10=an-1×10n-1+an-2×10n-2+…+a0×100

+a-1×10-1+…+a-m×10-m

=

ai×10i

式中:a表示各位上的數碼;n為整數的位數;m為小數的位數。例如：

18.29=1×101+8×100+2×10-1+9×10-2因此，對于任意的Ｒ進制數N，可以寫出其權展開式如下：

(N)R=

ai×Ri

式中:a表示各位上的數碼;R為基數;n為整數的位數;m為小數的位數;Ri為各位上的權值。

數字電路中常用的數制有十進制(Decimal)、二進制(Binary)、八進制(Octadic)和十六進制(Hexadecimal)。十進制數可以表示為(N)10或(N)D，其他進制的數依次可以表示為(N)2或(N)D、(N)8或(N)O、(N)16或(N)H。

2.二進制(Binary)

二進制是在數字電路中應用最廣泛的數制。它只有0和1兩個數碼，基數是2，各位數的權值是2的冪。二進制運算遵循“逢二進一，借一當二”的進、借位原則。因此,任意一個二進制數N可以表示為

(N)2=an-1×2n-1+an-2×2n-2+…+a0×20+a-1×2-1+…+a-m×2-m

=

ai×2i

式中:ai只有0、1兩位數碼;2i為各位的權值;n為整數的位數;m為小數的位數。例如：

(1011.11)2=1×23+0×22+1×21+1×20+1×2-1+1×2-2

二進制數的運算規則：

加法0+0=10+1=11+0=11+1=10

乘法0×0=00×1=01×0=01×1=1

例8-2

將二進制數1100.01轉換為十進制數。

解將二進制數按位權展開，求各位數值之和，可得：

(1100.01)2=(1×23+1×22+1×2-2)10=(12.25)10

3.八進制(Octadic)和十六進制(Hexadecimal)

雖然二進制在計算機中普遍使用，但是由于和十進制相比，它表示一個數所用的位數較多，因而在數字電路中又常用八進制和十六進制。

八進制是用0～7八個數碼計數的，基數是8，各位上的權值是8i，它遵循“逢八進一，借一當八”的進、借位原則。八進制數N的權展開式為

(N)8=

ai×8i同理,十六進制的基數是16，它是用0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F這十六個數字符號來表示的。它遵循“逢十六進一，借一當十六”的進、借位原則。十六進制數N的權展開式為

(N)16=

ai×16i

因此，要把一個非十進制數轉換為十進制數，只要將權展開式按位相加即可。

例8-3

將一個八進制數(72.5)8轉換為十進制數。

解

(72.5)8=(7×81+2×80+5×8-1)10=(58.625)10

例8-4

將一個十六進制數(7C.5)16轉換為十進制數。

解

(7C.5)16=(7×161+12×160+5×16-1)10=(124.31)10

注：本例中小數點保留位數應根據實際要求而定。一般情況下保留二位小數。

同一個十進制數，用二進制數表示時，位數較多,書寫和閱讀都很費勁，而用八進制和十六進制就簡短得多。因此在軟件編程時，習慣用十六進制或八進制。表8-2-1常用進制對照表

4.數制轉換

數制之間的轉換主要分為兩種：十進制和非十進制之間的轉換;2n進制之間的轉換。

1)十進制和非十進制之間的轉換

(1)非十進制轉換為十進制。

非十進制轉換為十進制，如前所述，只要將其按權展開式展開，并將數值相加即可。如：

(1011.11)2=(1×23+1×21+1×20+1×2-1+1×2-2)10=(11.75)10(67.25)8=(6×81+7×80+2×8-1+5×8-2)10≈(55.34)10

(2C.8)16=(2×161+12×160+8×16-1)10=(44.5)10

(2)十進制轉換為非十進制。

十進制轉換為非十進制分為兩個部分進行，即整數部分和小數部分。

①整數部分轉換采用除基取余法。此方法就是用十進制數除以待轉換數制的基數，第一次所得的余數為待轉換數制的最低位；把得到的商再除以該基數，所得余數為次低位;以此類推直到商為0時，所得余數為該數的最高位。②小數部分轉換采用乘基取整法。此方法就是用待轉換的十進制數乘以待轉換數制的基數，將第一次乘積的整數部分作為最高位(待轉換數制的小數部分);再將乘積的小數部分繼續乘以該基數，乘積的整數部分為次高位;以此類推，直到乘積為0或達到所要求精度為止。

例如：將十進制數28.25轉換為二進制數、八進制數、十六進制數。

首先轉換整數部分：接著轉換小數部分：因此

(28.25)10=(1100.01)2(28.25)10=(34.2)8(28.25)10=(1C.4)10

2)2n

進制之間的轉換

(1)二進制與八進制之間的轉換。我們知道，可以用一位八進制表示3位二進制，所以它們之間的轉換較為簡單。如：

(2)二進制與十六進制之間的轉換。同理，一位十六進制數可以表示四位二進制數。它們之間的轉換如下：

5.BCD碼

在數字系統中由0、1組成的二進制碼，不僅可以表示數值的大小，而且可以表示特定的信息。這種具有特定信號的二進制數碼稱為二進制代碼。用四位二進制數碼表示一位十進制數(0～9)，這樣的數碼稱為二－十進制代碼(BinaryCodedDecimal),簡稱BCD碼。常見的BCD碼有三種，見表8-2-2。表8-2-2常見的BCD碼

BCD碼分為有權碼和無權碼。所謂有權碼，是指每一位都有固定數值的碼。8421BCD碼和2421BCD碼是有權碼，而余3碼是無權碼。8421BCD碼是最常用的BCD碼，它從高位到低位固定位置上的權值依次為：8、4、2、1，屬于恒權碼。它的書寫格式是：每4位為一組，每組數碼之間空半格，不能省略每組數碼中的0。例如：

(23.18)10=(00100011.00011000)8421BCD

2421BCD碼也是恒權碼,從高位到低位的權值依次為：2、4、2、1。它的編碼特點是：0和9、1和8、2和7、3和6、4和5互為反碼。

余3碼組成的二進制數正好比它所代表的十進制數大3，所以稱之為余3碼。它的0和9、1和8、2和7、3和6、4和5也互為反碼。余3碼屬于無權碼。

6.格雷碼

格雷碼(GreyCode)的特點是：每兩組代碼之間只有一位不同，其余三位均相同。格雷碼是無權碼。格雷碼也有很多代碼形式，其中最常用的一種是循環碼。表8-2-3為4位循環碼的編碼表。表8-2-34位循環碼編碼表MNL2邏輯代數的基本定律和規則

邏輯代數有自己的運算規則，前面介紹了“與”、“或”、“非”三種基本運算及其規則，它們是數字邏輯的基礎。下面介紹邏輯代數的定律、規則和公式。

1.邏輯常量運算公式

邏輯常量運算公式如表8-2-4所示。

2.邏輯常量、變量運算公式

邏輯常量、變量運算公式如表8-2-5所示。表8-2-4邏輯常量運算公式表8-2-5邏輯常量、變量運算公式

3.邏輯代數的基本定律

1)與普通代數相似的規律

邏輯代數的基本定律中與普通代數相似的規律如表8-2-6所示。

2)吸收律

吸收律是邏輯函數化簡中常用的基本定律，可以利用基本公式推導出來，如表8-2-7所示。表8-2-6與普通代數相似的運算公式表8-2-7吸收律運算公式第④式的推廣：。

3)反演律(摩根定律)

摩根定律有以下兩種形式：

同學們可以用真值表驗證摩根定律的正確性。

4.邏輯代數的基本規則

1)代入規則

代入規則的基本內容是：對于任何一個邏輯等式，以某個邏輯變量或邏輯函數同時取代等式兩端任何一個邏輯變量后，等式依然成立。

用代入規則證明摩根定律的推廣式:

證明(1)根據摩根定律得：

根據代入規則，將B用B+C代入,則

可推廣為

(2)根據摩根定律得：

根據代入規則，將B用B·C代入,則

可推廣為

2)反演規則(求)

已知一函數F，如果將函數的原變量變為反變量，反變量變為原變量；與運算變為或運算，或運算變為與運算；0變為1，1變為0,則所得函數即為原函數的反函數。

例8-5求函數F=的反函數。

解

例8-6

求函數

的反函數。

解

在應用反演規則求反函數時要注意以下兩點：

(1)保持運算的優先順序不變，必要時加括號表明，如例8.5。

(2)變換中，幾個變量(一個以上)的公共非號保持不變，如例8.6。

3)對偶規則(求F′)

已知一函數F，如果將函數的與運算變為或運算，或運算變為與運算；0變為1，1變為0,則所得函數為原函數的對偶函數F′。

對偶規則的基本內容是：如果兩個邏輯函數表達式相等，那么它們的對偶式也一定相等。

例8-7

求函數F=的對偶函數。

解

例8-8求函數的對偶函數。

解

MNL3邏輯函數的變換與化簡

1.邏輯函數的變換

在實現函數的邏輯功能時，如F=AB+，F=AB+AC，我們常常用到多種類型的門電路(與門、或門、非門等),但從設計的角度來考慮，最好所選芯片的種類盡量少。可以通過邏輯函數的變換來解決這個問題。例如：

經過這樣的轉換之后，就可以用74LS00與非門來實現以上函數的邏輯功能了,具體電路圖見圖8-2-1。圖8-2-1邏輯函數的變換

2.邏輯函數的化簡

在實際電路中,邏輯函數是由具體的電路來實現的。如果邏輯函數的表達式比較簡單，則邏輯電路圖就比較簡單,這樣可以降低成本、提高電路的可靠性等。

最簡的標準是：表達式中所含項數最少，每一項中變量最少。一般將邏輯函數化為最簡的與或表達式。

通常我們利用邏輯函數的基本公式、定律及常用公式來化簡函數。

(1)利用公式A+

=1，將兩項合并為一項，并消去一個變量。例如：

(2)利用公式A+AB=A，消去多余的項。例如：

(3)用公式A+

B=A+B，消去多余的變量。例如：

(4)利用公式A=A(

+B)，為某一項配上其所缺的變量，以便用其他方法進行化簡。例如：

(5)利用公式A+A=A，為某項配上其所能合并的項。例如：MNL4邏輯函數的表達式

1.邏輯函數的一般表達式

1)“與或”表達式

函數表達式中包含若干個“與”項，“與”項中每個變量以原變量或反變量的形式出現，這些“與”項以邏輯“或”的形式連在一起，形成了“與或”表達式。例如：F=AB+

C+BC。

2)“或與”表達式

函數表達式中包含若干個“或”項，每個“或”項可以由1個或多個變量組成，每個變量以原變量或反變量的形式出現，這些“或”項以邏輯“與”的形式連在一起，形成了“或與”表達式。例如:F=(A+B)(A+C)(B+C)。

3)混合表達式

通常邏輯函數還可以表示為“與或”表達式和“或與”表達式的混合形式。例如:

F=AB+(B+C)DE。

2.邏輯函數的標準表達式

1)最小項表達式

在最小項表達式中，邏輯函數的每一個“與”項都包含了全部變量，其中每個變量以原變量或反變量的形式出現，且每個變量僅出現1次，這種“與”項通常稱為最小項，也可以稱為標準“與”項。一個邏輯函數可以用最小項之和的形式來表示，稱為函數的標準“與或”表達式——最小項表達式。

例如，邏輯函數中有3個輸入變量A、B、C，則

ABC就是它的最小項。可以看出：3個變量的最小項共有8個，所以n變量共有2n個最小項。在函數的標準表達式中，既可包含部分最小項，也可包含全部最小項。輸入變量的每一組取值都使一個對應的最小項的值等于1。例如，在A、B、C這3個變量的最小項中，當A=1，B=1，C=0時，則AB

=1。如果將ABC的取值110看成一個二進制數，那么它所表示的十進制數就是6。為了今后使用的方便，將AB這個最小項記做m6。3個變量函數的全部最小項如表8-2-8所示。表8-2-83個變量函數的最小項真值表

2)最小項的基本性質

以三變量為例來說明最小項的性質。列出三變量全部最小項的真值表如表8-2-9所示。表8-2-9三變量全部最小項的真值表從表8-2-9中可以看出,最小項具有以下幾個特點：

(1)對于任意一個最小項，只有一組變量取值使它的值為1，而其余各組變量取值均使它的值為0。

(2)任意兩個最小項的“與”恒為0。

(3)全部最小項之和(“或”)等于1。

(4)具有邏輯相鄰性的最小項可以合并為一項，并且可以消去一對變量。

3)邏輯函數的最小項表達式

任何一個邏輯函數表達式都可以表示為一組最小項之和，稱為最小項表達式。函數F(A,B,C)=ABC+AB

BC是標準“與或”表達式，而函數F(A,B,C)=AB+C就不是標準“與或”表達式(最小項表達式)。

例8-9

將邏輯函數F(A,B,C)=AB+

C轉換成最小項表達式。

解該函數為三變量函數，而表達式中每個與項只含有兩個變量，不是最小項。要轉換為最小項表達式，就應補齊缺少的變量，方法為將各項乘以1，在此處用1=C+和1=B+代入。

為了簡化，也可用最小項下標編號來表示最小項，故上式也可寫為

F(A,B,C)=∑m(1,3,6,7)

列出上式的真值表如表8-2-10所示。表8-2-10F(A,B,C)=AB+

C的真值表從以上例子可以看出：若已知一個函數的真值表，則可以很方便地寫出函數的邏輯表達式，將所有輸出為1的最小項相或，即為函數的最小項表達式。即

4)最大項表達式

在最大項表達式中，邏輯函數的每一個“或”項都包含了全部變量，其中每個變量以原變量或反變量的形式出現，且每個變量僅出現1次。這種“或”項通常稱為最大項，也可以稱為標準“或”項。一個邏輯函數可以用最大項之積的形式來表示，稱為函數的標準“或與”表達式——最大項表達式。

例8-10

已知：F(A,B,C)=(A+B+C)(A+

+C)

(

+B+C)，G(A,B,C)=(A+B)(A+C)(B+C)。試問：函數F和G哪一個為最大項表達式?

解函數F中每一個“或”項包含了A、B、C3個變量，而函數G的表達式中每個“或”項中只有2個變量，故函數F的表達式為最大項表達式，而G為非最大項表達式。

最大項中輸入變量的每一組取值都使一個對應的最大項為0。例如，在3個變量A、B、C的函數最大項中，當A=1,B=1,C=0時，+C=0。若將使最大項為0的A、B、C取值視為一個二進制數，并以其對應的十進制數給最大項編號，則+C可記為M6。表8-2-11列出了3個變量的函數的全部最大項。表8-2-113個變量函數的所有最大項真值表函數F(A,B,C)=(A+B+C)(A+

+C)(

+B+C)的表達式可簡寫為

F(A,B,C)=M0·M2·M4=∏M(0,2,4)

最大項的性質：

(1)每個最大項只對應于1組輸入變量使最大項的值為0；(2)任意兩個最大項之和為1；

(3)全部最大項之積恒為0。最大項與最小項的關系：

對于同一個函數，既可以用最小項表示，也可以用最大項表示。

例如：F(A,B,C)=∑m(1,3,6,7),則

F(A,B,C)=m1+m3+m6+m7

根據最小項的性質得：

=m0+m2+m4+m5

于是：

由以上推導可知，同一個函數具有如下的性質：

(1)既可以表示為最小項表達式，也可以表示為最大項表達式。

(2)最大項與最小項之間的關系為：

同一下標的最大項和最小項互為反函數。如果已知一個函數的非標準表達式，要寫出相應的最小項表達式和最大項表達式，則可通過公式、定律推導得到，也可通過真值表得到。

例8-11

寫出函數F(A,B,C)=A+BC的最小項表達式和最大項表達式。

解列出真值表如表8-2-12所示。F=∑m(3,4,5,6,7)=∏M(0,1,2)即將輸出為1的最小項相或，將輸出為0的最大項相與。表8-2-12F(A,B,C)=A+BC真值表MNL5卡諾圖化簡法

卡諾圖是一種變形的真值表，它用2n個小方格代表n個變量的全部最小項。

卡諾圖的特點是：將具有邏輯相鄰性的最小項在幾何位置上也相鄰地排列。

1.卡諾圖的表示方法

仔細觀察圖8-2-2可以發現，卡諾圖具有很強的相鄰性：圖8-2-2卡諾圖的表示方法

(1)直觀相鄰性：只要小方格在幾何位置上相鄰(不管上下左右)，它代表的最小項在邏輯上一定是相鄰的。

(2)對邊相鄰性：即與中心軸對稱的左右兩邊和上下兩邊的小方格也具有相鄰性。

2.卡諾圖的填入

根據卡諾圖和真值表的對應關系，可以方便地進行卡諾圖的填入。下面分四種情況進行說明:

3.卡諾圖的化簡依據

卡諾圖化簡的依據是：相鄰的最小項可以合并為一項并消去一個發生變化的變量。由于卡諾圖上幾何位置的相鄰和邏輯上的相鄰是一致的，因此可以很方便地將具有邏輯相鄰性的最小項合并，進行化簡。例如：

4.卡諾圖的化簡步驟

用卡諾圖化簡邏輯函數的步驟如下：

(1)畫出邏輯函數的卡諾圖。

(2)合并相鄰的最小項，即根據下述原則畫圈。

(3)寫出化簡后的表達式。每一個圈寫一個最簡與項，規則是：取值為l的變量用原變量表示，取值為0的變量用反變量表示，將這些變量相與,然后將所有與項進行邏輯加，即得最簡與或表達式。畫圈的原則如下所述：

(1)盡量畫大圈，但每個圈內只能含有2n(n=0,1,2,3…)個相鄰項。特別注意對邊相鄰性和四角相鄰性。

(2)圈的個數盡量少。

(3)卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值為1的最小項。

(4)在新畫的包圍圈中至少要含有1個未被圈過的1方格，否則該包圍圈是多余的。

例8-12

化簡函數F(A,B,C)=∑m(0,2,4,5,7)。

解

(1)將函數填入卡諾圖中，如圖8-2-3(a)所示。

(2)依據畫圈的四個原則在卡諾圖上畫圈，見圖8-2-3(b)、圖8-2-3(c)。

(3)寫出化簡后的表達式。

根據圖8-2-3(b)化簡得到：

根據圖8-2-3(c)化簡得到：

比較上面兩式發現，用卡諾圖化簡時，其結果不一定是唯一的。圖8-2-3例8.12的卡諾圖例8-13

化簡函數F(A,B,C,D)=m1+m5+m6+m7+m11+m9

+m13+m15。

解

(1)將函數填入卡諾圖中，如圖8-2-4(a)所示。

(2)依據畫圈的四個原則在卡諾圖上畫圈。注意畫圈時，所有圈中至少有一個未被圈過的1。見圖8-2-4(b)，中間的那個圈是多余的。

(3)寫出化簡后的表達式：

圖8-2-4例8.13的卡諾圖

例8-14

化簡函數F(A,B,C,D)=∏M(1,3,9,11,13,15)為“與或”表達式或“或與”表達式。

解

(1)將函數填入卡諾圖中，如圖8-2-5(a)所示。圖8-2-5例8.14的卡諾圖

(2)在卡諾圖上畫圈。當要求寫出“與或”表達式時，依據上面介紹的四個原則圈1；當要求寫出“或與”表達式時，仍然依據上面畫圈的原則，但是這里卻圈0，這點務必記住。

(3)寫出化簡后的表達式。

根據圖8-2-5(b)寫出“與或”表達式：

根據圖8-2-5(c)寫出“或與”表達式：

5.具有無關項的卡諾圖的化簡

實際中經常會遇到這樣的問題：在真值表中對應于變量的某些取值組合，函數值可以是任意的(任意項)，或者這些變量取值根本不會出現(約束項)，則稱這樣的變量取值組合所對應的最小項為無關項(任意項和約束項)，記做“×”、“d”或“

”。在用卡諾圖對具有無關項的函數進行化簡時，可以將無關項當作“0”來處理，也可以當作“1”來處理。

例8-15

在十字路口有紅、綠、黃三色交通信號燈，規定紅燈亮停，綠燈亮行，黃燈亮等一等。試分析車行與三色信號燈之間的邏輯關系。

解設紅、綠、黃燈分別用A、B、C表示，且燈亮為1，燈滅為0。車用F表示，車行F=1，車停F=0。列出該函數的真值表如表8-2-13所示。表8-2-13例8.15的真值表圖8-2-6例8.16的卡諾圖從表8-2-13中可以看出，此例中共有五個無關項：

ABC。實際上它們是約束項，如：紅燈、綠燈、黃燈同時亮不可能出現，即ABC為111的這種取值組合不可能出現，稱它為無關項，其他四組變量取值也是不可能出現的。

例8-16

化簡函數F(A,B,C,D)=∑m(1,2,3,8,9)

+∑md(0,4,10,11,12)。

解本例的卡諾圖如圖8-2-6所示，其中的m4、m12當作“0”來處理，而m0、m10、m11當作“1”來處理。化簡得：F=。

因此，對于具有無關項的卡諾圖的化簡，合理利用無關項可以使化簡結果更為簡單。測試工作任務書MNL6組合邏輯電路的分析

在前面共測試了三個組合邏輯電路的功能，從測試結果可以看出,它們分別實現了一定的邏輯功能。電路共同的特點是：輸出狀態只與當前的輸入狀態有關，而與電路原來的狀態無關。只要輸入狀態發生改變，則輸出狀態也立即改變，這就是組合邏輯電路的特點。圖8-2-8是組合邏輯電路的框圖。圖8-2-8組合邏輯電路的框圖對于一個多輸入多輸出的組合邏輯電路，可以用圖8-2-8來表示。圖中的x0,x1,…,xm為輸入變量，y0,y1,…,yn為輸出變量，輸出與輸入之間的邏輯關系用一組邏輯函數來表示：

y0=f1(x0,x1,…,xm)

y1=f2(x0,x1,…,xm)

yn=fn(x0,x1,…,xm)通過前面測試我們了解了電路的邏輯功能，那么是不是每個電路都要通過測試才可知電路的邏輯功能呢？當然不是。數字電路中的學習方法實際分為兩個部分：一是對數字電路進行邏輯功能的分析方法，稱為邏輯電路分析；二是對一定的功能要求用數字電路實現的設計方法，稱為邏輯電路設計。下面我們來學習組合邏輯電路的分析方法，在后面的章節中會學習到組合邏輯電路的設計方法。所謂組合邏輯電路的分析，就是要分析一個給定的邏輯電路，找出電路輸入和輸出之間的關系。

通常采用的辦法是從電路的輸入到輸出逐級寫出邏輯函數式，最后得到表示輸入輸出關系的邏輯表達式。其間可用代數法和卡諾圖對函數式進行化簡和變換，以使邏輯關系簡單明了。為了使電路的邏輯關系更加直觀，有時還要列出真值表。組合邏輯電路的分析步驟如圖8-2-9所示。圖8-2-9組合邏輯電路的分析步驟

例8-17

分析圖8-2-10所示電路的邏輯功能。

解由于圖8-2-10所示電路比較簡單，我們可以直接寫出：

S=AB

Co=

=AB

列出功能真值表如表8-2-17所示。從表中可以看出：這是一個兩位二進制加法電路，也稱為半加器電路，用邏輯符號表示如圖8-2-11所示。圖8-2-10例8.17電路圖圖8-2-11半加器邏輯符號表8-2-17例8.17真值表

例8-18

分析圖8-2-12所示電路的邏輯功能。

解

(1)逐級在門電路的輸出端標出符號，如圖8-2-12(b)中的F1、F2、F3。

(2)逐級寫出邏輯表達式：F1=AB；F2=AC；F3=BC；F=F1+F2+F3=AB+AC+BC。

(3)列出功能真值表如表8-2-18所示。圖8-2-12例8.18圖表8-2-18例8.18真值表

(4)判斷邏輯功能。根據功能真值表可以判斷，本電路為三人表決器電路。在三人中,若有多數人同意通過某一決定時，決定才能生效。

例8-19

分析圖8-2-13所示電路的邏輯功能。圖8-2-13例8-19圖

解

(1)逐級在門電路的輸出端標出符號，如圖8-2-13(b)所示。

(2)逐級寫出邏輯表達式：

所以

(3)列出功能真值表如表8-2-19所示。

(4)判斷邏輯功能。

根據功能真值表可以看出：本電路是一個檢測三位二進制數范圍的電路，當二進制數小于等于100時，輸出F2F1=01；當二進制數大于100時，輸出F2F1=10。表8-2-19例8-19真值表數字電路的學習主要包含兩個方面：一是運用邏輯代數的基本知識進行邏輯電路分析，二是運用邏輯代數的基本知識進行邏輯電路設計。前面我們學習了邏輯代數的基本知識，并且在P8M2學習了組合邏輯電路的分析方法，在本模塊中，將繼續學習組合邏輯電路的設計方法。P8M3組合邏輯電路的設計MNL1組合邏輯電路的設計

組合邏輯電路的設計，就是根據給出的實際邏輯問題求出實現這一邏輯功能的最簡電路。所謂“最簡”,就是電路中器件的個數最少，器件的種類最少，并且連線最少。

組合邏輯電路的設計步驟如圖8-3-1所示。圖8-3-1組合邏輯電路的設計步驟

步驟一：邏輯抽象。

在很多情況下，實際問題都是用一段文字來表述的事物的因果關系，這時就需要通過邏輯抽象的方法，用邏輯函數來描述這一因果關系。

邏輯抽象的過程是：

(1)分析事物的因果關系，找出輸入變量和輸出變量。一般把引起事物結果的原因作為輸入變量，而把事物的結果作為輸出變量。

(2)定義變量的狀態。變量的狀態分別用“0”和“1”表示。這里的“0”和“1”的具體含義是由設計者自行定義的。

(3)根據給出的邏輯因果關系，列出功能真值表。

至此，將一個具體的問題邏輯抽象為邏輯函數的形式，這種邏輯函數是以真值表的形式給出的。

步驟二：寫出邏輯表達式。根據真值表寫出邏輯表述式。

步驟三：選定器件。根據邏輯表達式，選定合適的器件。應根據具體要求和器件的資源情況決定選用哪種器件。步驟四：將邏輯函數化簡、變換成適當的形式。在使用小規模集成門電路進行電路設計時，為獲得最簡單的設計結果，應將函數化簡成最簡形式。如果對所用器件的種類有附加的要求(例如，只允許用單一的與非門實現)，還應將函數轉換為與器件類型相一致的形式(與非－與非形式)。

步驟五：根據化簡、變換后的函數畫出邏輯電路圖。

步驟六:

驗證。可以通過EDA軟件(如Multisim)或者搭試具體電路來進行驗證。【設計案例1】

試設計一個監視交通信號燈工作狀態的邏輯電路。每組信號燈由紅、黃、綠三盞燈組成，正常情況下，每個時刻必須有一盞信號燈點亮，且只允許一盞信號燈點亮。當出現其他五種點亮狀態時，電路發生故障，且要求發出故障告警信號,以提醒維護人員前去維修。

解(1)首先進行邏輯抽象。

取紅、黃、綠三盞燈的狀態為輸入變量，分別用A(紅燈)、B(黃燈)、C(綠燈)表示；當燈亮時，取其邏輯狀態為“1”,當燈滅時，取其邏輯狀態為“0”。故障信號燈為輸出變量，用F表示，燈亮為“1”狀態，燈滅為“0”狀態。

根據題意可列出真值表，如表8-3-1所示。表8-3-1【設計案例1】真值表

(2)寫出邏輯表達式。如圖8-3-2所示，根據卡諾圖化簡：

(3)選擇器件。選擇小規模集成門電路實現。

(4)可根據上式的邏輯表達式畫出邏輯電路圖，如圖8-3-3所示。

(5)由于電路對所選器件沒有特殊要求，因