密勒補償運算放大器的設計與優(yōu)化摘要電子工業(yè)在如今飛速的開展，集成電路在各行各業(yè)中起到了越來越重要的作用，從而促使需求量越來越高。高速、高精度、多功能、低功耗等等的指標已經(jīng)逐漸走進人們的視野。本次設計主要闡述了放大器的根本組成，簡單電阻負載放大器和共源放大器以及二級密勒補償運算放大器的設計。設計中我們采用Cadence軟件在虛擬機中運行來實現(xiàn)電路的仿真。關注運算放大器的各項指標：開環(huán)直流增益，單位增益帶寬，相位裕度，轉換速率，負載電容，靜態(tài)功耗，共模抑制比等等。根據(jù)提供的指標參數(shù)進行設計，最終通過改變晶體管參數(shù)和元器件參數(shù)進行分析，進而可以到達優(yōu)化電路的目的。關鍵詞運算放大器；電路設計；Cadence仿真；性能指標ThedesignandoptimizationofMillercompensationoperationalamplifierAbstractWiththerapiddevelopmentoftheelectronicsindustrynowadays,IChasplayedanincreasinglyimportantroleinallwalksoflife,contributingtothedemandforitbecominghigherandhigher.Thisdesignmainlyelaboratedthebasiccomponentsoftheamplifier,asimpleresistiveloadamplifierandacommon-sourceamplifier,andthedesignofasecondaryMillercompensationarithmeticamplifiers.Inthedesign,weuseCadencesoftwarerunninginavirtualmachinetoachievetheemulationofacircuit.Concernabouttheindicatorsoftheoperationalamplifier:DCgain,GBW,PM,SR,,Staticpowerconsumption,CMRRandsoon.Designthecircuitaccordingtoindicatorsandparametersprovided,eventuallyanalyzedbychangingtransistorparametersandcomponentparametersandthenyoucanachievethepurposeofoptimizingthecircuit.KeywordsOperationalAmplifiers;CircuitDesign;EmulationofCadence;Performanceindicators目錄TOC\t"樣式1,1,樣式2,2,樣式3,3"第1章緒論11.1引言11.2設計思路、運放介紹和軟件運用11.2.1運算放大器的根本設計思路11.2.2關于模擬集成運算放大器21.2.3仿真軟件的介紹31.2.4運算放大器的性能指標31.3章節(jié)內容概述4第2章簡單的電阻負載共源放大器52.1電路原理分析52.2電路仿真過程與原理6厚氧化柵工藝PMOS管電阻負載共源放大器影響因素仿真與分析132.3.1設定電阻=165kΩ，L=10u不變，改變W132.3.2設定Rds=165kΩ不變，W=5u不變，改變L132.3.3設定W/L=40u/10u=4不變，=165kΩ不變，改變Vgs142.3.4設定W/L=40u/10u=4不變，改變的大小152.3.5設定=165kΩ不變，W/L=4不變，改變W，L的值15第3章簡單共源放大器的設計173.1單級共源放大器的設計173.1.1設計原理圖與指標173.1.2參數(shù)的估計173.1.3仿真驗證183.2共源共柵電路243.2.1設計原理圖與指標243.2.2參數(shù)估計253.3參數(shù)比對分析26第4章二級密勒補償運算放大器的設計和分析264.1電路原理和參數(shù)估計264.1.1電路原理分析264.1.2設計指標264.2電路設計與參數(shù)估算264.2.1分配各級的增益264.2.2確定密勒電容Cc的大小264.2.3確定各級工作電流264.2.4確定第一級輸出擺幅和靜態(tài)工作點264.2.5估算第一級寬長比264.2.6第二級寬長比的估算264.3仿真驗證和結果分析264.3.1靜態(tài)工作點仿真264.3.2共模輸入范圍仿真的過程和結果264.3.3開環(huán)增益，相位裕度，單位增益帶寬的仿真264.3.4共模電壓與差模增益的關系264.3.5共模抑制比的仿真過程與結果264.3.6共模輸入和共模抑制比的關系264.3.7瞬態(tài)分析264.3.8電路靜態(tài)總功耗264.4密勒電容對零點極點的影響以及運算放大器性能參數(shù)和穩(wěn)定性的影響264.5運算放大器設計指標與仿真結果26總結26致謝26參考文獻26附錄A基于SMIC0.18um3.3V厚氧化珊工藝MOS管的溝道長度調制系數(shù)λ和參數(shù)K的參數(shù)提取表26附錄B譯文26附錄C外文原文26第1章緒論1.1引言集成電路的開展改變了人們的日常生活，它可以說是人類文明史上的新變革。電子產(chǎn)品的越來越多，應用的范圍也越來越廣，其內部的半導體集成電路的制作要求也就越來越高。進而集成電路中的電路設計就變得越來越重要，同時也會面臨著壓力，這便是我們正在面臨的問題。目前看來，一般模擬電路設計依然需要手工設計。因此研究模擬電路設計過程，提高設計成功時機和效率是非常必要的。雖然在給定所需功能行為描述的數(shù)字系統(tǒng)設計自動化方面計算機輔助設計方法應用得很成功了，但對于模擬電路來說并不適用。模擬電路的設計一般分為三個步驟：第一，進行原理圖的設計，選擇設計所選用的晶體管和各個電路器件，繪制出原理圖；第二，參數(shù)的估算，根據(jù)所要求給定的參數(shù)，總體上估算出電路中元器件的參數(shù)數(shù)值；第三，仿真驗證，驗證實際數(shù)值是否與估算值有相差，如果有相差，我們需要進一步分析導致誤差的原因，通過微調電路或者元器件的參數(shù)最終得到滿足設計條件的電路圖。本次設計是根據(jù)cmos運算放大器的根本原理設計指標和工藝要求完成的根本運算放大器的研究分析，以求從點及面的更好的去理解運算放大器的構成和影響因素，并且能夠在仿真中經(jīng)過驗證得到所想要得到的運算放大器。1.2設計思路、運放介紹和軟件運用簡單的介紹一下運放的研究背景和種類以及完本錢次設計的設計思路和仿真軟件Cadence的使用。1.2.1運算放大器的根本設計思路一個完整的運算放大器的設計流程可以分為：〔1〕確定設計目標；〔2〕設計電路并運用仿真軟件進行仿真；〔3〕進行幅員的設計；〔4〕根據(jù)幅員制作出來芯片的測試。〔由于時間的限制，本次設計只考慮前兩局部的詳細研究〕流程圖如圖1.1所示。圖1.1集成運放的根本設計思路要完成一個運放電路的設計，就是首先確定電路的主要性能指標。在本次設計中，我們主要是完成一個根本的密勒補償運算放大器的設計。所以我們可以基于合理的電路結構來確定電路中的晶體管的尺寸大小和電容值的大小，借此來到達設計的目的，可以使整個電路出于合理的工作狀態(tài)。給定的設計性能指標一般如下：〔1〕直流電壓增益Av；〔2〕單位增益帶寬GBW；〔3〕壓擺率SR；〔4〕所要驅動的負載電容CL；〔5〕需要到達的相位裕度PM；〔6〕輸入共模電壓范圍ICMR；〔7〕輸出電壓范圍；〔8〕輸出電壓擺幅；〔9〕整個電路所允許的功耗。二級密勒補償運算放大器主要是由差分放大器和共源放大器組成，而共源放大器的原理即等于是一個電阻負載的運算放大器。因此在設計之前我們首先討論電阻負載的放大器的參數(shù)改變對放大器本身指標的影響，接著在進行對共源放大器的討論分析，有了前面這些測試數(shù)據(jù)的經(jīng)驗，之后我們在最終的設計二級密勒補償云運算放大器才能更好地對其進行優(yōu)化。1.2.2關于模擬集成運算放大器運算放大器從誕生到現(xiàn)在有40多年的歷史，由最早采用的硅工藝〔NPN工藝〕開展到標準硅工藝〔NPN-PNP工藝〕，由于結型場效應管技術的成熟最后又參加了結型場效應管工藝。加上半導體集成電路運用的越來越廣泛，我們對其內部的電路設計要求也就變得越來越高。作為內部電路系統(tǒng)中的一個重要根本單元的運算放大器的設計如今也顯得尤為的重要。根據(jù)制造工藝，目前在使用中的集成模擬運算放大器可以分為標準硅工藝運算放大器、在標準硅工藝中參加了結型場效應管工藝的運算放大器、在標準硅工藝中參加了MOS工藝的運算放大器。本次設計中我們主要討論的是在標準硅工藝中參加MOS工藝的運算放大器中的全MOS場效應管工藝的模擬運算放大器，該放大器的主要特點是由于電源電壓的降低，功耗大大的降低。而按照功能/性能分類，模擬運算放大器一般可分為通用運放、低功耗運放、精密運放、高輸入阻抗運放、高速運放、寬帶運放、高壓運放，另外還有一些特殊運放，例如程控運放、電流運放、電壓跟隨器等等。但是隨著技術的進步，運放的分類的門檻一直在不斷的變化。1.2.3仿真軟件的介紹因為如今設計的模擬集成電路都是深亞微米級別的，必須采用先進的EDA軟件工具在計算機上進行設計。因為基于SPICE的仿真工具Cadence公司的Spectre容易上手，并且仿真結果快速準確。所以本次設計我們使用的仿真軟件為Cadence。Candence仿真軟件有以下幾個優(yōu)點:高品質，更高的設計質量，更好的設計精度，最少的轉換，并且能夠完成整個IC設計流程的各個方面。由于采用Cadence設計仿真電路用的是更高級精準的模型，本次設計我們采用SMIC的0.18um工藝和3.3V的電源電壓。1.2.4運算放大器的性能指標1.輸入共模電壓范圍〔ICMR〕：指使CMOS差分放大器中的各MOS管均工作在飽和區(qū)的共模輸入電壓的最大值和最小值。2輸出擺幅〔outputswing〕：運放維持高開環(huán)增益時輸出電壓的范圍。3.低頻增益〔DCgain〕：也稱開環(huán)增益，是指未加反響網(wǎng)絡或反響系數(shù)為零時，放大器對輸入信號的放大倍數(shù)。4.共模抑制比〔CMRR〕：衡量放大器對共模輸入信號抑制能力的一個參數(shù)。5.帶寬：放大器的增益降低到直流值的-3dB時所對應的頻率。6.單位增益帶寬〔GBW〕：增益為1〔0dB〕時對應的頻率。7.相位裕度：防止放大器閉環(huán)應用時發(fā)生振蕩。8.轉換速率〔擺率SR〕：大信號輸入時，輸出電壓的變化對時間的比值，由對電容充放電的最大電流決定。9.建立時間〔settlingtime〕：當運放受到一階躍大信號鼓勵時，輸出電壓到達平穩(wěn)值所需要的時間。1.3章節(jié)內容概述第二章主要闡述了運放的根本構成單元電阻負載放大器的設計和電路參數(shù)的變化對電路性能所造成的影響，從而為之后設計更為復雜的電路進行鋪墊。第三章主要是使我們對單級放大器的設計形成一個認識，熟悉運算放大器的設計過程以及怎樣使設計到達我們所需要的指標。學會使用改變電路參數(shù)的方法來達成設計目的。第四章為本次設計的重點，在此我們詳細介紹了二級密勒補償運算放大器的設計的整個流程，并且考慮了影響電路指標的重要因素，并從中分析優(yōu)化電路。圖1.2設計思路第2章簡單的電阻負載共源放大器2.1電路原理分析在這里我們討論的是基于SMIC0.18um3.3V厚氧化柵工藝PMOS管電阻負載共源放大器的分析與設計。電阻負載的共源放大器的結構如圖2.1所示。其將柵極電壓小信號變化轉換成漏極電流小信號，通過負載電阻轉換為輸出電壓。圖2.1NMOS和PMOS的電阻負載共源放大器的根本原理圖當，晶體管M截止，電流極小，〔2.1〕當接近，晶體管開始導通，〔NMOS〕，開始變小；對于PMOS管，，開始變大，晶體管處于飽和區(qū)。(NMOS〕(2.2)〔PMOS)(2.3)進一步增大Vin，直到，晶體管參加線性區(qū)，(2.4)通常要保證，我們可以得到小信號增益如下公式：(2.5)(2.6)(2.7)如圖2.2是交流小信號等效電路：圖2.2NMOS電阻負載共源放大器交流小信號等效電路據(jù)電路原理，為了實現(xiàn)高增益，可以提高負載電阻，增大晶體管的輸出電阻，提高晶體管的跨導等方法。其中增加負載電阻，會占用很大面積，一般不采用。但是電阻負載放大器的寄生電容和噪聲電壓都比擬小，適合低增益高頻放大器。下面對電阻負載共源放大器的影響因素進行分析和討論。2.2電路仿真過程與原理在軟件中繪制出電阻負載的單管共源放大器，如下列圖2.3所示：電源為3.3V，PMOS采用SMIC0.18工藝3.3V晶體管，柵極接電壓源偏置1V。圖2.3PMOS電阻負載單管共源放大器電路圖取與電源Vdd相連的電壓源V0的電壓為3.3V，假設共源放大器的靜態(tài)工作電流大小是10uA，靜態(tài)工作電壓為0.5，從而固定電阻，即圖中的電阻。設置參數(shù)的方法如下列圖2.4所示。圖2.4電阻負載單管共源放大器中電阻值的設置然后在輸入電壓端做DC掃描，首先我們將PMOS的W/L的尺寸設置為1.8um，即取W=1.8um，L=10um。下面我們開始對輸入電壓做DC掃描，分析的內容就是將輸入電壓的范圍從0V逐漸變化到3.3V〔〕，輸出電壓的變化從0變化到。當Vgs不斷變小，MOS開啟越大，Id越大，輸出電壓降低。最終掃描的結果如圖2.5。圖2.5DC掃描輸出端的電壓變化由于選擇的尺寸較小，本次掃描結果顯示的不夠理想〔但不影響接下來的實驗結果〕。用軟件中的十字坐標來確定某個輸出電壓所對應的輸入電壓值〔盡量選擇中間點，因為此時為允許輸入擺幅最大〕：圖2.6靜態(tài)工作點的選取如圖2.6所示當輸入電壓為1.088V時，Vsg=3.3-1.088=2.212V，輸出電壓為0.917V，Vsd=3.3-0.917=2.383V，我們就取這個偏置的情況進行討論。將輸入電壓源的電壓值改為1.088V。靜態(tài)工作情況顯示如下:圖2.7靜態(tài)工作點參數(shù)綜上為電阻為負載的共源放大器的直流偏置情況設置和顯示，交流增益的情況將在之后的改變參數(shù)的過程中進行討論。接下來我們討論AC分析〔交流小信號仿真〕，分析設置參數(shù)如圖2.8所示：圖2.8AC分析的軟件設置其中ACmagnitude表示1個單位的交流小信號電壓，選擇1V主要是為了之后在仿真結果中更加容易的讀出增益的大小。開始和截止的頻率設置為1Hz~1GHz。運行之后的輸出結果為：圖2.9AC分析的仿真結果此時低頻小信號的增益約為1.049倍。然后用ac掃描做頻譜分析〔選擇dB20顯示〕如下列圖：圖2.10AC掃描的頻譜軟件設置取-3dB的時所對應的頻率值〔即帶寬〕,得到WB〔帶寬〕為714.66MHz。圖2.11AC掃描的幅頻特性仿真帶寬結果此時的結果是否正確我們接下來使用時域瞬態(tài)仿真來驗證。首先將共源放大器的Vdc刪除用Vsin信號源代替，并設置靜態(tài)工作電壓和幅度與頻率：圖2.12時域瞬態(tài)仿真電路原理圖圖2.13時域瞬態(tài)仿真參數(shù)設置瞬態(tài)仿真結果如下：圖2.14時域瞬態(tài)仿真結果分別選定輸入和輸出信號的峰峰值可以看出將1.989V的信號放大為2.0872V，放大倍數(shù)為1.049倍，與ac仿真的結論一致。電阻為負載的共源放大器交流小信號增益的：其中其中為量，為了計算我們需要確定PMOS的跨導和小信號電阻。DC分析保存靜態(tài)工作點，然后選擇Tools-ResultsBrowser：選擇OK選擇M0的靜態(tài)工作點分別找到gm和gds計算增益值為：，結果與仿真結果相一致。2.3SMIC0.18um3.3V厚氧化柵工藝PMOS管電阻負載共源放大器影響因素仿真與分析2.3.1設定電阻=165kΩ，L=10u不變，改變W根據(jù)公式〔2.6〕，在Ids和寬長比同時增大時，gm的值變大，由于仿真過程中Von同時變小，所以在三個因素同時作用下，寬長比增加一倍，gm的值變大1.5倍。公式〔2.7〕，輸出電阻與Ids成正比。仿真結果與理論結果一致。在輸出電阻大負載電阻3到4個數(shù)量級的情況下，公式〔2.4〕中的Rds可以忽略，所以，交流增益有晶體管的跨導和負載電阻決定，這里保持負載電阻不變，所以交流增益與晶體管的跨導成正比。通過計算，發(fā)現(xiàn)它們關系不是完全線性。對于帶寬和增益帶寬乘積，第一個指標與負載電容以及輸出電阻成反比，這里雖然沒有放置負載電容，但是由于晶體管有寄生電容，寬長比越大，寄生電容越大，導致帶寬減少，同樣的對于增益帶寬乘積，雖然隨著寬長比增大，跨導變大，但是同時寄生電容變大，導致增益帶寬乘積下降。〔詳細數(shù)據(jù)見表2.1〕表2.1寬長比變化對電阻負載共源放大器參數(shù)影響的仿真結果W/LgmgdsVgsAvWBIdsVdsAv*WB1.8/106.367e-65.279e-91.0881.049714.7M-5.6u-2.38749.7M5/101.334e-57.789e-91.5832.198223.2M-7.65u-2.04490.6M10/102.055e-58.935e-81.8753.386109.1M-8.38u-1.92369.4M20/103.074e-51.037e-82.0965.06354.6M-8.79u-1.85276.4M40/104.528e-51.232e-82.2567.45627.1M-9.19u-1.78202.1M2.3.2設定Rds=165kΩ不變，W=5u不變，改變L根據(jù)公式〔2.6〕，在Ids和寬長比同時增大時，gm的值變大，由于仿真過程中Von同時變小，所以在三個因素同時作用下，寬長比增加一倍，gm的值變大1.5倍。公式〔2.7〕，輸出電阻與Ids成反比，與L成正比。L變小，Ids變大時，輸出電阻變大，仿真結果與理論結果一致。在輸出電阻大負載電阻3到4個數(shù)量級的情況下，公式〔2.4〕中的Rds可以忽略，所以，交流增益有晶體管的跨導和負載電阻決定，這里保持負載電阻不變，所以交流增益與晶體管的跨導成正比。通過計算，發(fā)現(xiàn)它們關系不是完全線性。對于帶寬和增益帶寬乘積，第一個指標與負載電容以及輸出電阻成反比，這里雖然沒有放置負載電容，但是由于晶體管有寄生電容，L變小，寄生電容越小，同時輸出電阻變小，這兩者這里變化不大，所以帶寬變化也不明顯，同樣的對于增益帶寬乘積，隨著L變小，跨導變大，但是同時寄生電容變小，導致增益帶寬乘積明顯增加。〔詳細數(shù)據(jù)見表2.2〕表2.2溝道寬度對電阻負載共源放大器參數(shù)影響的仿真結果W/LgmgdsVgsAvWBIdsVdsAv*WB5/101.334e-57.789e-93.3-1.5832.198223.2M7.65u2.04490.6M5/52.067e-51.386e-83.3-1.8753.403218.6M8.44u1.91743.9M5/2.53.141e-52.525e-83.3-2.0965.161215.1M9.01u1.811110.1M5/1.254.815e-55.059e-83.3-2.2567.879214.5M9.60u1.721690.0M5/15.379e-55.574e-83.3-2.3108.794213.74M9.14u1.791879.6M2.3.3設定W/L=40u/10u=4不變，=165kΩ不變，改變Vgs根據(jù)公式〔2.6〕，寬長比不變的情況下，gm與過驅動電壓成正比，過驅動電壓越小，gm越小；gm與成正比，越大，gm越小；在過驅動電壓和Ids同時變化時，要看其變化的快慢程度進行比擬。公式〔2.7〕，輸出電阻與Ids成反比，與L成正比，Ids變大時，輸出電阻變大，仿真結果與理論分析一致。在輸出電阻大負載電阻3到4個數(shù)量級的情況下，公式〔2.4〕中的Rds可以忽略，所以，交流增益有晶體管的跨導和負載電阻決定，這里保持負載電阻不變，所以交流增益與晶體管的跨導成正比。通過計算，發(fā)現(xiàn)它們符合這個關系。對于帶寬和增益帶寬乘積，第一個指標與負載電容以及輸出電阻成反比，這里雖然沒有放置負載電容，但是由于晶體管尺寸不變，寄生電容不變，，所以帶寬隨著輸出電阻變大，略微變大，同樣的對于增益帶寬乘積，由于晶體管尺寸不變，導致增益帶寬乘積隨著gm的變小而變小。〔詳細數(shù)據(jù)見表2.3〕表2.3過驅動電壓對電阻負載共源放大器參數(shù)影響的仿真結果VgsgmgdsAvWBIdsVdsAv*WB3.3-2.1085.996e-55.248e-79.05713.5M-16.75u-0.54122.3M3.3-2.1575.535e-53.395e-89.08123.9M-14.0u-0.99217.0M3.3-2.2564.528e-51.232e-87.44527.1M-9.19u-1.78201.8M3.3-2.3243.796e-58.729e-96.23528.2M-6.18u-2.28175.8M3.3-2.4692.043e-54.050e-93.36929.7M-1.92u-2.98100.1M2.3.4設定W/L=40u/10u=4不變，改變的大小根據(jù)公式〔2.6〕，寬長比不變的情況下，gm與過驅動電壓成正比，過驅動電壓越小，gm越小；gm與成正比，越大，gm越小；在過驅動電壓和Ids同時變化時，要看其變化的快慢程度進行比擬。公式〔2.7〕，輸出電阻與Ids成反比，與L成正比，Ids變大時，輸出電阻變大，仿真結果與理論分析一致。在輸出電阻大負載電阻3到4個數(shù)量級的情況下，公式〔2.4〕中的Rds可以忽略，所以，交流增益有晶體管的跨導和負載電阻決定，這里保持負載電阻不變，所以交流增益與晶體管的跨導成正比。通過計算，發(fā)現(xiàn)它們符合這個關系。對于帶寬和增益帶寬乘積，第一個指標與負載電容以及輸出電阻成反比，這里雖然沒有放置負載電容，但是由于晶體管尺寸不變，寄生電容不變，所以帶寬隨著輸出電阻變大，略微變大，同樣的對于增益帶寬乘積，由于晶體管尺寸不變，導致增益帶寬乘積隨著gm的變小而變小。〔詳細數(shù)據(jù)見表2.4〕表2.4電阻負載對電阻負載共源放大器參數(shù)影響的仿真結果RdgmgdsVgsAvWBIdsVdsAv*WB165k4.528e-51.232e-82.2567.45627.1M-9.19u-1.78202.1M150k4.861e-51.428e-82.2247.27529.2M-10.51u-1.72212.4M120k5.321e-51.648e-82.1796.37237.5M-12.80u-1.76238.9M100k5.432e-51.690e-82.1575.42344.6M-14.0u-1.90241.9M82.5k6.166e-52.084e-82.0945.07854.9M-17.69u-1.84278.8M2.3.5設定=165kΩ不變，W/L=4不變，改變W，L的值根據(jù)公式〔2.5〕，在gm和偏置電阻不變的情況下，的變化會影響到電路增益的大小。根據(jù)公式〔2.7〕，雖然晶體管的寬長同時在變化時它們的比值并沒有產(chǎn)生變化，但是由于L〔長度〕的變化，也會跟著做相應的變化。計算中我們的長度值是在不斷減小的，因此gds的值在不斷的增大，從而的值變大，進而影響增益的變化，增益也同時增大。而隨著晶體管的尺寸在變小，進而晶體管的gm在增大，從而導致增益帶寬的乘積的增大。〔詳細數(shù)據(jù)見表2.5〕表2.5晶體管寬長同比變化對電阻負載共源放大器參數(shù)影響的仿真結果W/LgmgdsVgsAvWBIdsVdsAvWB40/104.528e-51.232e-82.2567.45627.1M-9.19u-1.78202.1M20/54.562e-51.700e-82.2567.50656.1M-9.08u-1.81395.8M10/2.54.637e-52.648e-82.2567.618106.7M-9.23u-1.77812.8M5/1.254.815e-55.059e-82.2567.879212.2M-9.60u-1.721671.9M4/14.920e-56.705e-82.2568.030265.6M-9.82u-1.682132.8M第3章簡單共源放大器的設計3.1單級共源放大器的設計第二章我們講述了電阻負載共源放大器的設計和分析，這只是運放設計的一個根本單元，并且在現(xiàn)實的運放設計中我們不可能有很確定的電阻負載提供給我們來實現(xiàn)運放的設計。實際中的電阻負載即是一個或多個晶體管，我們通過調節(jié)晶體管的參數(shù)值來實現(xiàn)我們所需要得到的電阻負載值。本章主要闡述的根本的一級放大電路〔共源放大器〕的設計原理以及分析。3.1.1設計原理圖與指標圖3.1單級共源放大器的原理圖此時電路的總電壓Vdd是3.3V，理想電流源的大小為100uA，由于是單級放大器，電路設計的指標要求是增益Av>30dB，擺幅>2V。3.1.2參數(shù)的估計根據(jù)輸出擺幅的要求，分配NMOS管和PMOS管的Von〔過驅動電壓〕，電路圖如圖3.1。因為，這里我們取，滿足上述條件。共源放大器的增益估算公式為：〔3.1〕從公式〔3.1〕中可以得出共源放大器最后增益的大小只與nmos管〔輸入管〕過驅動電壓選取和放大級的溝道長度調制系數(shù)有關，適當?shù)恼{節(jié)這兩個參數(shù)便可以控制最終放大倍數(shù)的大小。在本次設計中我們選取mos管的長度為1um。靜態(tài)工作電壓的估算：〔3.2〕〔3.3〕估算出輸出節(jié)點〔Vout〕的靜態(tài)工作點為。驗證估算增益是否符合實際的要求,查表得出，nmos管的溝道長度調制系數(shù)，pmos管的溝道長度調制系數(shù)。由此估算：〔3.4〕〔3.5〕〔3.6〕估算此時的寬長比，查表得到nmos管的參數(shù)，pmos管的參數(shù)〔，其中是電子或空穴的遷移率，是單位面積柵氧化物電容〕。那么估算：〔3.7〕〔3.8〕3.1.3仿真驗證靜態(tài)工作點仿真如圖〔微調nmos的寬長比使靜態(tài)Vout在計算值附近，這里微調寬長比的結果為9.9/1〕。圖3.2估算與微調后靜態(tài)工作點輸入電壓設置范圍設置為0~3.3V〔Vdd〕，最終選取結果圖只需要截取靜態(tài)工作點附近即可，得到輸出電壓擺幅仿真如下：圖3.3輸出電壓擺幅跨導計算公式為：〔3.9〕根據(jù)公式〔3.1.9〕我們首先做出輸出電流與電壓的變化曲線I-圖3.4I-曲線然后在Tools中選擇Calculator〔計算器〕工具，選中wave然后再選中需要分析的曲線。圖3.5計算器選擇曲線接著進行曲線分析，選擇SpecialFunction菜單中的Deriv〔微分〕之后在Outputs中選擇Step-GetExpression選擇OK確定，最后再從Results-PlotOutputs中顯示出來得到跨導變化曲線。圖3.6跨導隨輸入電壓變化曲線從圖3.6中可以看到，在輸入為1.1v時的gm約為345uA/V。輸出電阻計算公式為：〔3.10〕根據(jù)公式可以得到我們要先做出輸出電壓隨偏置電流的變化曲線，那么設置偏置電流的變化范圍為0-110uA，對I1進行DC分析得出輸出電壓曲線圖為：圖3.7偏置電流與輸出電壓的關系根據(jù)公式〔3.10〕可以知道只要將該曲線進行微分運算便可以得出輸出電阻曲線：圖3.8偏置電流與輸出電阻的關系從圖3.8中可以得到，當偏置電流為100uA的時候，輸出電阻Rout的阻值約為296KΩ。我們設置輸入直流電壓為靜態(tài)工作點電壓，交流電壓為1V，在對輸出電壓進行AC掃描，就可得出放大增益的曲線：圖3.9放大器增益曲線從圖3.9中得出實際放大倍數(shù)為247倍，約為47.85dB>30dB。滿足設計指標，并與估算結果相互驗證。圖3.10帶寬-3dB取點由圖3.10中的仿真結果得到WB〔帶寬〕為7.2MHz，增益帶寬的乘積為7.2×247=1778.4。驗證AC掃描放大倍數(shù)是否正確，用瞬態(tài)仿真來確定，把輸入電壓源Vdc改成Vsin，設置幅度為1mV，頻率為1MHz，直流輸入電壓選擇靜態(tài)電壓值。圖3.11瞬態(tài)仿真圖中可以得到將峰峰值為2mV的輸入電壓放大到峰峰值471mV，大約為235.5倍，與AC仿真結果相一致。圖3.12各個晶體管上功耗那么得出最后靜態(tài)電路的功耗為pwr=0.00011+0.00022+0.00011=440uW。3.2共源共柵電路3.2.1設計原理圖與指標圖3.13共源共柵放大器設計原理圖此時電路的總電壓Vdd是3.3V，理想電流源為100uA，MP1和MP2構成電流鏡將理想電流源的電流信號轉化為電壓信號輸入，提供一個穩(wěn)定的輸入電壓，要求設計的增益Av>30dB，擺幅>1V。3.2.2參數(shù)估計根據(jù)輸出擺幅的要求，分配NMOS管和PMOS管的Von〔過驅動電壓〕，電路圖如圖3.13所示。因為，取。為了最終的結果能進行比對，我們取晶體管的長度仍是1um。估算靜態(tài)偏置電壓：〔3.11〕〔3.12〕〔3.13〕取〔因為這里沒有考慮的變化，實際情況是MN2的襯偏效應導致的變大，故實際Vbn的值應該比估計值要大〕。增益的估算：〔3.14〕〔3.15〕〔3.16〕寬長比的估算：〔3.17〕〔3.18〕〔3.19〕由于本次參數(shù)的提取是自行提取，并不一定準確，估算值只能提供給我們一個近似值，因此參數(shù)需要我們自行調整來到達指標。將估算值帶入到實際仿真電路中，靜態(tài)工作點仿真如下圖，由于此時的輸出電壓Vout不在估算靜態(tài)工作點，需要調節(jié)輸入晶體管的寬長比來實現(xiàn)，同時電流Id的大小也符合要求。調節(jié)寬長比后為。圖3.14共源共柵靜態(tài)工作點調整將輸入電壓設為變量，對輸出電壓進行DC掃描，得到輸出電壓范圍曲線：圖3.15輸出電壓范圍偏導仿真，根據(jù)公式〔3.9〕可知要得到跨導曲線首先做出輸出電流與電壓的變化曲線I-：圖3.16輸入電壓與輸出電流曲線運用計算器功能對該曲線進行微分，得到跨到曲線；圖3.17跨導曲線如圖2.17，當輸入電壓〔靜態(tài)工作點電壓〕為0.97V時，晶體管MN1的跨導約為約為551uA/V。仿真輸出電阻曲線，根據(jù)公式〔3.10〕首先將理想電流源I1設為變量，對I1進行DC分析得到輸出電壓曲線：圖3.18電流與輸出電壓曲線對其進行微分，得到輸出電阻曲線為：圖3.19輸出電阻曲線從圖中可以得到當電流源電流為100uA時，輸出電阻約為428KΩ。對輸出電壓進行AC掃描，進行增益大小仿真：圖3.20電路增益曲線從圖中得出放大倍數(shù)約為573倍，即55dB>30dB，到達指標要求。取-3dB的時所對應的頻率值〔即帶寬〕圖3.21帶寬-3dB取點從圖中得到WB〔帶寬〕為4.79MHz，增益帶寬積為4.79×573=2744.7。瞬態(tài)仿真驗證AC掃描：圖3.22瞬態(tài)仿真曲線從圖中得到將峰峰值為1.95mV的電壓放大為峰峰值為1074.94mV約為551倍，與AC掃描得到仿真結果相一致。圖3.23各晶體管功耗圖那么得出最后靜態(tài)電路的功耗為pwr=450.4uW。3.3參數(shù)比對分析我們將單級共源放大器和共源共柵放大器的兩次設計所得到的數(shù)據(jù)放在一起作一次比對，如下表：表3.1參數(shù)比擬RoutgmAvGBWpwr單級共源296k345uA/V47.85dB1778.4440uW共源共柵428k551uA/V55dB2744.7450.4uW在其他因素根本相同的情況下，單級共源放大器的單位增益帶寬比共源共柵放大器的小，增益比共源共柵放大器的增益小，輸出晶體管的跨導和晶體管上的總功耗都要比共源共柵放大器的小。第4章二級密勒補償運算放大器的設計和分析4.1電路原理和參數(shù)估計4.1.1電路原理分析如圖4.1所示是典型的一個nmos輸入的cmos二級運算放大器，它包括偏置電路，第一級差分放大器以及第二級共源放大器組成和密勒補償電路。圖4.1密勒補償運算放大器結構示意圖這里采用的是用密勒效應補償?shù)姆椒ㄌ岣叻糯笃鞯牡南辔辉６龋措娙軨c的電路為相位補償電路，補償電路稱為密勒補償，電容Cc那么稱為密勒電容。從圖4.1的電路結構圖中我們知道，偏置電路由M8和理想電流源組成。而M5和M8組成電流鏡，目的是為了將理想電流源的電流信號通過M8轉換為電壓信號，再由M5轉換為電流信號。第一級差分放大電路由M1~M5組成。M1和M2構成pmos差分輸入對，差分輸入較單端輸入可以有效抑制共模信號的干擾。M3和M4是相同的mos管構成的電流鏡，這里作為有源負載，將差模電流轉化為差模電壓。M5的作用是提供恒定的偏置電流，使M1,2和M3,4上的電流是M5上通過的電流大小的一半。第二級放大電路是由M6和M7組成的共源放大器，M6將差分電壓信號轉換為電流信號，M7將電流信號轉換為電壓信號輸出。M6為共源放大器，M7為其提供恒定的電流偏置并作為輸出負載。4.1.2設計指標表4.1運算放大器設計指標采用CMOS工藝電源電壓-2.5V~2.5V共模輸入范圍-1V~2V開環(huán)直流增益Av70dB單位增益帶寬GBW5ＭHz相位裕度PM轉換速率SR10V/us共模抑制比CMRR70dB靜態(tài)總功耗Pdiss<2mW負載電容10pF如表4.1所示，運算放大器的設計指標如下：要求電源電壓在-2.5V~2.5V，共模輸入范圍在-1V~2V，開環(huán)直流增益Av70dB，單位增益帶寬GBWHz，相位裕度PM，轉換速率SR10V/us，共模抑制比CMRR70dB，靜態(tài)總功耗Pdiss<2mW。4.2電路設計與參數(shù)估算4.2.1分配各級的增益一般我們在分配增益時一級增益大于二級增益，在這里假設第一級>38dB，第二級>32dB。4.2.2確定密勒電容Cc的大小為了保證相位裕度大于60度，一般要求零點在10倍的單位增益帶寬外，相位裕度有這樣的關系：由上面的公式可以得到，因為RHP零點高于10倍的帶寬，所以根據(jù)零點〔由M6決定〕和第一極點〔M1決定〕的帶寬公式可以推導出：(4.1)(4.2)由公式〔4.1〕和〔4.2〕可以得到兩個結果：(4.3)(4.4)又因為，擺率由Cc決定，Cc越大，擺率越低，因此所以Cc不能取過大，這里我們初步取Cc=3pF，根據(jù)最終仿真結果進行調整。4.2.3確定各級工作電流因為SR10V/us，故：(4.5)取=50uA，由Pdiss<2mW得到電路總電流<2/5=400uA，那么M6上的支路電流<350uA。確定第一級輸出擺幅和靜態(tài)工作點第一級輸出擺幅為，因為=2-0.68=1.32V(4.6)所以靜態(tài)工作點>1.32+0.07=1.39，又因為2-0.77=1.23V(4.7)可以取=1.55V，那么，取M1和M2上的=0.5V。因此(4.8)因為(4.9)又因為(4.10)那么取，。當處于靜態(tài)工作點時，(4.11)(4.12)那么，，。4.2.5估算第一級寬長比查表得，那么得到：(4.13)(4.14)(4.15)注：由于條件有限，表中的參數(shù)可能存在不準的情況，這里的寬長比我們只是取到大概的數(shù)據(jù)，并不是估算的數(shù)據(jù)就和實際的仿真參數(shù)相差不大，具體的情況我們將在仿真中來進行調整，調整的思路結合電路原理來實現(xiàn)。4.2.6第二級寬長比的估算為了得到相對合理的相位裕度，根據(jù)公式〔4.3〕可知，MOS管M6的跨導大約是M1的10倍，即gm6=10gm1，又因為M3,4電流鏡的無失調對稱設計有：(4.16)那么M6和M4的寬長比的關系為：(4.17)(4.18)，得出。同理得到：(4.19)4.3仿真驗證和結果分析4.3.1靜態(tài)工作點仿真根據(jù)對電路根本參數(shù)的估算，我們對電路的靜態(tài)工作點進行仿真，確定每個靜態(tài)都工作在飽和區(qū)，并且處于適宜的偏置狀態(tài)。圖4.2〔a〕密勒補償運算放大器初步的靜態(tài)工作點仿真圖4.2〔b〕密勒補償運算放大器初步的靜態(tài)工作點仿真表4.2各個晶體管靜態(tài)工作參數(shù)M8M5M7M0M1M2M3M6W/L5:15:114.2:17.5:17.5:118:118:197:1Vgs1.096V1.096V1.096V1.501V1.501V-0.950V-0.950V-0.950VVds1.096V1.499V0.581V2.551V2.551V-0.950V-0.950V-4.418VVon0.2V0.2V0.2V0.5V0.5V0.27V0.27V0.27VIds50uA50uA139.83uA26.16uA26.16uA26.16uA26.16uA139.83uAGm267.5uA/V268.8uA/V749.8uA/V239.8uA/V239.8uA/V170uA/V170uA/V936.9uA/V表5.2是各個晶體管靜態(tài)工作點參數(shù)和寬長比。我們發(fā)現(xiàn)的關系沒有得到保證，所以對晶體管的寬長比進行調整。又因為幅員面積的限制，M6管的寬度不能超過100um，于是M6管的跨導在1000~1300左右，初步仿真結果是936，可以略微調到，但是也快接近上限，因此我們對M1和M2的寬長比和跨導進行調節(jié)，初步仿真結果是239.7，那么要滿足10倍的關系，需要減小跨導到100左右。根據(jù)公式〔2.6〕,跨導與寬長比成正比，與Id成正比，與Von成反比，我們從這三個因素出發(fā)進行調節(jié)。調節(jié)后的各個晶體管靜態(tài)工作點參數(shù)到達了我們的初步期望。表4.3是調節(jié)后的各個晶體管靜態(tài)工作點參數(shù)和寬長比。圖4.3〔a〕調整后的密勒補償運算放大器的靜態(tài)工作點仿真圖4.3〔b〕調整后的密勒補償運算放大器的靜態(tài)工作點仿真表4.3各個晶體管的靜態(tài)工作點參數(shù)M8M5M7M0M1M2M3M6W/L5:15:114.2:12:12:118:118:197:1Vgs1.096V1.096V1.096V1.521V1.512V-0.949V-0.949V-0.949VVds1.096V0.979V0.519V3.071V3.071V-0.949V-0.949V-4.481VVon0.2V0.2V0.2V0.5V0.5V0.27V0.27V0.27VIds50uA50uA139.31uA25.02uA25.02uA25.02uA25.02uA139.31uAGm267.5uA/V268.9uA/V745.7uA/V119.3uA/V119.3uA/V169.6uA/V169.6uA/V935.2uA/V4.3.2共模輸入范圍仿真的過程和結果器采用如圖〔4.4〕所示的單位增益測試結構來仿真運放的輸入共模電壓范圍。具體是將運放的輸出端和反向輸入端相連，同向輸入端加直流電壓從-2.5V到2.5V進行掃描。圖4.4模輸入范圍測試原理示意圖得到輸入共模電壓范圍結果如下：圖4.5共模輸入范圍測試結果由這個圖可以得到-2.3V<ICMR<2.3V。到達設計指標。開環(huán)增益，相位裕度，單位增益帶寬的仿真由前面計算可知，共模輸入范圍為-2.3V到2.3V，所以可以假設共模輸入電壓等于0V，模輸入電壓等于0V的情況下仿真開環(huán)增益，相位裕度和單位增益帶寬。首先驗證第一級增益，得出曲線圖如下〔圖4.6〕。圖4.6第一級增益曲線第一級的增益為38.7dB到達設計指標。然后進行電路總增益的仿真，真結果如下：圖4.7電路總增益仿真結果總增益為75.3dB大于指標要求的70dB。進行單位增益帶寬GBW和相位裕度仿真〔如圖4.8〕。從圖中可以知道此時的相位裕度為60度，GBW為5.7MHz，到達設計指標。圖4.8單位增益帶寬GBW和相位裕度仿真結果4.3.4共模電壓與差模增益的關系不同的差模電壓下，小信號增益可能不一樣。這里我們使用參數(shù)掃描，分析不同共模電壓下小信號增益曲線，并用Ymax函數(shù)將每個共模電壓的最大增益取出來。圖4.9計算器顯示增益運用計算器得到的表達式如下圖。然后使用ADE中的Outputs-Step-GetExpression設置輸出圖4.10ADE顯示再設置參數(shù)變量圖4.11設置參數(shù)在ADE-Tools中選擇ParametricAnalysis，變量分析如下所示：圖4.12參數(shù)分析點擊start開始分析，得到共模輸入與差模增益的關系曲線，最后從中選取一條增益大于70dB的直線查看實際情況中的共模輸入范圍：圖4.13差模增益共模輸入關系曲線共模抑制比的仿真過程與結果為了方便仿真時的操作，首先將電路制成symbol模板，模板電路圖如下：圖4.14symbol模板電路然后在選擇Design中的CreateCellview的第一項，最后得到的模板形狀如下：圖4.15電路宏符號的建立與端口重新創(chuàng)立CellView，得到仿真差模共模增益測試電路圖如下：圖4.16共模抑制比的測試電路其中差模輸入的一端接地〔等同于電壓為0V〕，另一端的直流電壓也為0V，但是加上1V的交流電壓。共模輸入的輸入電壓那么同為交流1V。得到差模共模增益〔dB〕曲線為：圖4.17差模共模增益〔20dB〕曲線仿真結果在得到共模差模增益曲線后，我們直接將兩條曲線相減即可得到共模抑制比的曲線圖，首先利用計算器功能對曲線進行相減：圖4.18計算器參數(shù)設置再從ADE中的Outputs中get，再次運行后得到：圖4.190V共模電壓下共模抑制比仿真結果從圖中可以得到最大CMRR為97dB，到達指標要求。4.3.6共模輸入和共模抑制比的關系共模差模直流輸入均改為輸入變量電壓，得到共模抑制比和共模輸入的曲線為：圖4.20共模輸入與共模抑制比關系曲線在曲線中找出輸入為-0.5V和2V得到的CMRR分別為84.7dB和98.9dB。說明共模輸入的大小對共模抑制比的大小有一定的影響。4.3.7瞬態(tài)分析為了測量壓擺率〔轉換速率〕和穩(wěn)定時間〔建立時間〕，將運算放大器的輸出端與反向輸入端相連，測試電路圖如5.14所示，同相輸入端加高、低電平為0V和2V〔5mV〕。上升和下降時間都為1ns的脈沖信號。圖4.21測試電路圖圖4.22脈沖參數(shù)設置輸出響應分為大信號響應和小信號響應兩個階段。根據(jù)大信號響應的斜率可以直接測量放大器的正擺率。Settingtime是波形剛剛穩(wěn)定的時候測得的時間。當電平為5V時圖4.23大信號的瞬態(tài)響應由圖可知，穩(wěn)定時間Settingtime為254.2ns。圖4.24大信號的瞬態(tài)響應由圖可知，上升沿擺率為16V/us。圖4.25大信號的瞬態(tài)響應由圖可知，下降沿擺率為10.9V/us。當輸入電平為5mV，脈寬50us，上升沿和下降沿為1ns時，圖4.26小信號的瞬態(tài)響應由圖可知，Settingtime為855.9ns。圖4.27小信號的瞬態(tài)響應由圖可知，上升沿擺率為0.10V/us。圖4.28小信號的瞬態(tài)響應由圖可知，下降沿擺率為0.12V/us。仿真結果說明，當輸入信號為小信號時，穩(wěn)定時間變長，擺率變小。4.3.8電路靜態(tài)總功耗電路總功耗為：<2mW，符合指標要求。4.4密勒電容對零點極點的影響以及運算放大器性能參數(shù)和穩(wěn)定性的影響因為，本次設計共取了4組Cc的值進行比照，發(fā)現(xiàn)相位裕度，單位增益帶寬，擺率和穩(wěn)定時間會隨著密勒電容的變化而發(fā)生改變，如下表：表4.4不同密勒電容時電路改變的參數(shù)改變情況Cc/pFPM/GBW/MHzSettingtime/nsSR/2v5mV2V5mV0-1.125.32500/133.7/15.2/136.611.7192.9225039.5130.20.253605.7254.2855.91610.90.100.12873.82.3533.3179.16.26.00.0390.035當電路中的密勒電容的大小發(fā)生改變時，通過仿真我們得到它對電路的增益、共模輸入范圍、輸出電壓范圍、靜態(tài)電路功耗都沒沒有直接的影響。它主要影響的主要是有關聯(lián)的一些參數(shù)的變化，比方相位裕度，單位增益帶寬、建立時間和擺率，如表4.4所示。從前面的仿真中我們分析到，為了使運算放大器在閉環(huán)時能穩(wěn)定工作，需要采用一些技術去獲得足夠的相位裕度，也就是頻率補償。而在本次設計中我們采用了密勒效應補償?shù)姆椒ǎ苯訉⒀a償電容跨接在放大電路中，圖〔4.1〕中，Cc是通過第一級差分放大器與第二級放大器的輸出相連。這樣的做法是讓補償后的電路多了一個零點，使得二級放大器的兩個極點，因此Cc也被稱為極點別離電容。接下來我們將密勒電容作為變量，即對Cc進行參數(shù)分析，使Cc的大小在0~10pF之間變動，得到增益波特圖：圖4.29密勒電容改變時的波特曲線從圖4.29中可以看出，當電容Cc的值增大時，增益為0dB時的頻率是減小的，也就是單位增益帶寬在減小。相頻曲線也變得更加平緩，相位裕度的也同時在增大。在沒有電容Cc構成頻率補償電路時，此時的相位裕度是最小的，因而兩級運算放大器系統(tǒng)用于負反響時，由于極點引入的附加相移，很可能會產(chǎn)生振蕩。圖4.30即為米勒電容改變時電路的大信號瞬態(tài)響應圖的比擬，從中可以得出當沒有電容構成頻率補償時，電路是震蕩的。從表4.4中我們也很容易可以看出，在大信號輸入的情況下，隨著密勒電容的增大，建立時間將會變長，而壓擺率卻會變小，這就說明輸入的頻率在減小，從而防止了截止或者飽和失真的情況。圖4.30電容是0pF和3pF大信號瞬態(tài)響應比擬曲線當輸入改為小信號輸入時，由表4.4建立穩(wěn)定時間的是變長的，壓擺率是變小的。如圖4.31是未加電容時大信號輸入和小信號輸入瞬態(tài)響應比擬曲線和電容為3pF時的曲線：圖4.31〔a〕小信號和大信號輸入瞬態(tài)響應比擬曲線圖4.31〔b〕小信號和大信號輸入瞬態(tài)響應比擬曲線從圖中可知，當未接密勒電容時的輸出點路是振蕩的。在參加密勒電容后的電路在小信號輸入時更能夠容易地看出建立時間點，但是壓擺率很容易超過限制。4.5運算放大器設計指標與仿真結果表5.6運算放大器設計指標與仿真結果設計指標仿真結果采用CMOS工藝電源電壓-2.5V~2.5V-2.5V~2.5V共模輸入范圍-1V~2V-2.3V~2.3V開環(huán)直流增益Av70dB75.3dB單位增益帶寬GBW5MHz5.7MHz相位裕度PM轉換速率SR10V/us16V/us共模抑制比CMRR70dB97dB靜態(tài)總功耗Pdiss<2mW1.47mW負載電容10pf10pf補償電容3pf3pf總結畢業(yè)設計總共完成了以下三方面的工作：〔1〕模擬運算放大器的根本單元的分析，即電阻負載的單級運算放大器。按照原理圖的設計電路，依次分析了改變晶體管寬度，晶體管長度，輸入電壓大小，負載電阻大小和晶體管尺寸，對電路參數(shù)所造成的影響。〔2〕實際單級運放電路的仿真，共源放大器，了解到如何根據(jù)指標修改電路參數(shù)到達優(yōu)化效果。〔3〕簡單的運用，二級密勒補償運算放大器的設計。本次設計主要闡述了從零開始的二級密勒運算放大器的設計與優(yōu)化。從理想的電阻負載放大器開始，一步一步地去完整分析設計一個根本的運放過程。通過調節(jié)電路元器件的參數(shù)來滿足我們預定的指標任務，從而到達優(yōu)化的目的。在設計二級運算放大器時我們采用的密勒電容頻率補償?shù)姆椒ǎ瑢\算放大器的相位裕度，壓擺率，單位增益帶寬和建立時間進行有效的分析和調整，得到放大器在閉環(huán)時能穩(wěn)定工作的條件。這對將來更深一層次地在運算放大器的研究上有很大的益處。致謝從開始接觸設計到現(xiàn)如今的設計完成也斷斷續(xù)續(xù)地過了三個多月的時間，從模模糊糊的了解，到現(xiàn)在的能夠完成獨立的分析與思考，我想這就是本次設計完成中我的最大的享受之處。首先我要感謝我的指導老師凌云老師在百忙中還不忘記給我們的關心和悉心的指導。可以說在凌老師的協(xié)助與解惑和凌老師的嚴謹細心的科學作風的感染下，才有了我畢業(yè)設計順利的完成。在此我對凌老師表示由衷的感謝和深深的敬佩。再者我還要感謝與我同組的共同奮斗的成員，他們的陪伴和對我的無私幫助和協(xié)作，使我在設計和研究的過程中感到了支持的力量。在此我奉上誠摯的謝意。最后我還要感謝周圍的朋友和我的家人，他們的支持和陪伴是我大學四年得到的彌足珍貴的饋贈。參考文獻[1]P.E.Allen.CMOS.模擬集成電路設計,第二版[M].北京:電子工業(yè)出版社.2006.[2]B.Razavi.模擬CMOS集成電路設計[M].西安:西安交通大學出版社.2003..模擬集成電路的分析與設計,第四影印版[M].北京:高等教育出版社.2003.[4]洪志良.模擬集成電路分析與設計[M].北京:科學出版社.2005..增朝陽等譯.模擬集成電路設計[M].北京:機械工業(yè)出版社.2005.[6]鐘文耀.CMOS電路模擬與設計-基于Hspice[M].北京:科學出版社.2007.

[7]尹睿.二級密勒補償運算放大器設計教程[M].上海:復旦大學出版社.2007.[8]朱正勇.半導體集成電路[M].北京:清華大學出版社.2001.[9]馮民呂.模擬集成電路根底[M].北京:中國鐵道出版社.1991.[10]顧寶良.模擬集成電路原理與實用電路.北京:人民郵電出版社.1989.[11]G.Palmisano,G.Palumbo,R.Salerno,〞CMOSOutputStageforLow-VoltagePowerSupplies〞,IEEETRANSACTIONSONCIRCUITSANDSYSTEMS-:ANALOGANDDIGITALSIGNALPROCESSING,VOL.47NO.11NOVEMBER1995,pp165-168[12]ChangkuHwang,AliMotamed,andMohammdeIsmil“UniversalConstant-gmInput-StageArchitecturesforLow-VoltageOpAmps〞,IEEETRANSACTIONSONCIRCUITSANDSYSTEMS-I:FUNDAMENTALTHEORYANDAPPLICATIONS,VOL.42,NO11NOVEMBER1995,pp886-895.附錄A基于SMIC0.18um3.3V厚氧化珊工藝MOS管的溝道長度調制系數(shù)λ和參數(shù)K的參數(shù)提取表λnL=1uVDS0.20.350.50.650.80.951.10.130.4080.0890.0480.0340.0280.0240.0220.231.1940.1340.0570.0360.0260.0210.0180.332.2610.2520.0760.0410.0270.0210.0170.432.7550.5090.1120.0510.0310.0220.017VonL=1uknL=1uVDS0.20.350.50.650.80.951.10.13112.8126.2127.4128.2128.8129.3129.70.2393.199.0100.3100.9101.4101.8102.10.3381.288.990.791.591.891.891.80.4365.481.784.485.586.086.586.5VonL=1uλnL=2uVDS0.20.350.50.650.80.951.10.170.4720.0610.0300.0320.0270.0240.0230.271.4420.1070.0360.0220.0170.0140.0130.372.3800.2480.0520.0260.0170.0140.0120.473.0580.59300860.0330.0190.0120.011VonL=2uknL=2uVDS0.20.350.50.650.80.951.10.1793.996.396.997.297.697.898.10.2779.385.085.586.186.486.686.70.3768.279.681.081.481.781.882.00.4758.774.877.678.278.578.778.8VonL=2uλpL=1uVDS0.20.350.50.650.80.951.10.220.8440.0700.0340.0230.0170.0130.0110.322.050.1400.0450.0270.0190.0150.0120.422.950.3990.0640.0340.0230.0170.0130.523.390.8610.1110.0420.0260.0190.015VonL=1ukpL=1uVDS0.20.350.50.650.80.951.10.2218.719.519.619.719.819.819.90.3216.218.118.318.418.518.518.60.4213.817.117.517.617.717.717.80.5211.915.916.716.917.017.017.1VonL=1uλpL=2uVDS0.20.350.50.650.80.951.10.230.7960.0460.0190.0120.0090.0070.0060.330.2050.1090.0260.0140.0100.0080.0060.432.8880.3460.0420.0180.0120.0090.0070.533.3460.8110.0810.0240.0140.0100.007VonL=2ukpL=2uVDS0.20.350.50.650.80.951.10.2316.817.317.417.517.517.517.50.3314.916.516.716.716.816.816.80.4312.915.816.116.216.216.216.30.5311.214.915.615.715.815.815.8VonL=2u附錄B譯文輸入級在0.35%gm波動的軌至軌放大器摘要——介紹了一種新的實現(xiàn)軌到軌輸入到放大器方案。常數(shù)是用可調諧電平移位器和一個差分對得到的。反響電路中的方式中，將差分對的共模輸入控制電平移位器，導致不一致和穩(wěn)定的軌對軌輸入操作。作為新的技術防止了使用免費輸入差分對，這種方法克服了概率題如共模抑制比，增益帶寬積的降解中存在的許多其它的設計。該電路制作在0.5μm工藝。產(chǎn)生的差分對具有恒定跨導的變化僅由0.35%軌到軌輸入共模電平。輸入共模范圍擴展超過1.5V的供給水平，導致只有1%的波動在通用輸入通用模式從-2到2V。關鍵詞——指數(shù)放大器CMOS模擬集成電路浮柵軌對軌運算放大器1．介紹一個操作放大器連接在操作信號擺幅由輸入級的共模范圍和允許輸出信號范圍的限制的單位增益配置上。為了允許最大信號幅度，這兩個范圍應該擴大從正電源的負電源電平〔軌到軌操作〕。一個簡單的AB類放大器是可以作為輸出級放大器，允許軌到軌輸出信號擺幅[1]。因此本文的重點是在延伸的輸入級的共模范圍。由于閾值電壓的限制，傳統(tǒng)的差動對不可與軌軌共模電平信號處理。n溝道〔p溝道〕差分對不能處理具有低〔高〕共同模式信號。最初的解決方案是將N和P溝道差分對平行。然而，在輸入級的總跨導的波動，如圖1所示，可能產(chǎn)生的穩(wěn)定性問題。這是因為操作的重疊區(qū)域中，總的跨導增加一倍的幅度。它在整個共模輸入電平保持恒定的跨導是必要的。圖1由平行的n溝道和p溝道差動對引入非恒定的跨導的問題。許多技術實現(xiàn)恒定跨導的軌至軌放大器已被引入[2]–[15]。大多數(shù)利用并行N和P溝道差分對合并復雜電路，確保輸入的兩個對GMS的總和保持不變，如圖2中的實例。基于聚集在電流累計階段信息，一些動作是由對差分對尾電流的幅度。基于聚集在電流累計階段信息，一些動作作為差分對尾電流的幅度。將輸入信號的思想，并在影響的差分對的共模范圍在[3]進行了介紹。信號的一種方式，重疊的兩個過渡區(qū)不同分對轉移，導致在一個恒定的總跨導，如圖3所示。體系結構，如這些有兩個主要缺點。首先，為了獲得恒定的總跨導，的N溝道差分對的gm必須匹配的P溝道對正，這是很難實現(xiàn)的特定過程的變化。報道結構提供了從1.5%[10]至10%總波動。第二，共模抑制比〔CMRR〕這些電路通常是退化時的輸入共模電平是輸入階段的過渡區(qū)域內，其中N和P溝道差分對的工作[16]。這種降解通常在40-60分貝。圖2典型軌至軌輸入級架構圖3通過移動輸入對的共模范圍重疊過渡區(qū)獲得的恒定跨導為了克服這些問題，使用平行同一信道的差動對的技術被引入[15]。這一技術類似于[3]中，它將這個差動對中的一個的共模范圍。主要區(qū)別是獲得恒定的跨導，利用前饋抵消保持恒定時的輸入對操作而不是重疊的過渡區(qū)。由于只有一個類型差分對時，該兩個輸入跨導器的匹配是不敏感工藝變化。盡管如此，在該電路中的跨導的總體波動是近5％。還包括前饋跨導，三個差分對的使用，以及一些附加的偏置電路，這增加了放大器的功耗。為了簡單和精確度，最好是使用一個單一的差分對的輸入端。在這種情況下，輸入對的共模范圍必須以某種方式擴展到接受軌到軌信號。在過去，這已經(jīng)完成使用多個輸入浮柵晶體管〔MIFGs〕。該信號被使用在通過放大器處理容性分壓衰減之前[1]，[4]。MIFG電容器的比率被設定成所述輸入信號被衰減足以總是駐留在實際差分對的共模范圍內。為了確保信號是足夠的衰減，在這些結構的電容比通常設置為五左右，導致一個衰減為六[4]。這不利地影響增益帶寬〔GBW〕以及放大器的噪聲響應。此外，即使這些結構使用單個輸入差分對呈現(xiàn)在克某些方差由于拉姆達效果在尾電流上。隨著共模的上升或下降，晶體管供給的尾電流的和當前的幅度也上升或下降。以這種方式實現(xiàn)的電路的共模輸入在電路仿真結果中導致通用在軌道近3%偏離軌道。在本文中，一個新的利用單個輸入差分對的輸入級為軌至軌工作被引入。雖然MIFG晶體管被使用，但是反響電路允許的衰減比以前的報告低得多。軌到軌操作由輸入共模電平移位到一個固定的直流電平前的信號輸入到差分對來實現(xiàn)的。據(jù)推測，通過隧道效應通過柵極泄漏引入的任何時間常數(shù)是足夠大的，并且因此忽略了這一分析。2、可編程電平轉換器近零方差的GM可以通過改變輸入信號的共模分量固定水平駐留在輸入差分信號的共模范圍內實現(xiàn)。因為移位所需的量取決于輸入的共模電平，可編程電平轉換〔PLS〕電路是必要的。一個簡單的，高度可編程的電平移位器可以在源極跟隨器配置一個MIFG晶體管創(chuàng)立，如圖4顯示。一個終端到MIFG晶體管，VI，作為輸入到該電路。其他終端，VFB，決定M1的有效閾值電壓從VI的移動量。偏移量是由柵源電壓在源極跟隨器配置晶體管得到的。因為，由此產(chǎn)生的柵極電壓Vg1在MIFG晶體管圖4的兩個輸入是：結合〔1〕和〔2〕，從輸入端的角度偏移量是VI的遞歸函數(shù)，確定為：定義是從有效閾值電壓，從到的轉移量是：現(xiàn)在轉移后由于可以是正或負的值，也可以是與移位獲得的視的到+的比率的量的任一方向編程。下一步，我們探索如何找到Vtb的一個適宜的值，讓差分信號的共模電平轉移到一個恒定值。圖4可編程電平轉換〔PLS〕電路3、反響電路從上面的局部兩個可編程電平移位器，現(xiàn)在用作前級到一個典型的差分對。為了正確程序的電平移位器，普通模式的信息必須從電路中提取，并反響到編程輸入，Vfb圖4。這過使用了圖5中顯示的結構。差分對的源極電壓，標記為在圖5如，表現(xiàn)為交流接地為差分輸入，并幾乎為共模輸入的緩沖器。如果此電壓保持不變，所以尾電流的幅度將在所述差分對GM接近零的變化。任何直流值，保持差分對中的希望的飽和區(qū)域中操作可以作為一個參考。為方便起見，MS，Vref的柵極/漏極電壓，用于比擬Vtail。這種差異Vfb被放大和返回到PLSS作為。由此產(chǎn)生的反響電壓變?yōu)椋河捎谪摲错懀绻糯笃鞯脑鲆孀銐虼髸r，Vtail被強制為大致等于Vref，并且一個恒定電流被提供給所述差分對不管是否共模。另外，由于Vds7等于Vds8，尾電流的震級變得精確〔忽略器件不匹配〕等于參考電流。圖5軌至軌輸入級4、設計考慮幾方面的考慮需要在這個放大器的設計作出。在MIFG設計兩個主要關注的是區(qū)域和帶寬。加電容器將增加電路的相對于傳統(tǒng)的放大器設計的區(qū)域。另外，這些電容器的衰減性效果降低了輸入級的跨導有效，從而降低了放大器的增益帶寬積。因而這種設計的一個目標是使這些效果盡可能地小。適當?shù)钠每梢詭椭纳齐娐返男阅埽p少所需的區(qū)域。最后，執(zhí)行反響環(huán)路的穩(wěn)定性分析，以保證電路的正常操作。A.增益和偏置由于這種設計的第一衰減之前它被放大器處理的輸入信號，增益帶寬積會減少。因此，這是可取的，以使該復原盡可能小。實現(xiàn)一致的軌對軌操作，最小的衰減可以通過設置在圖5中得到=。有使用該衰減兩個必要條件。首先，反響放大器，AF，應該有軌到軌輸出信號擺幅。其次，Vfb=-Vcm條件應滿足，其中Vcm是輸入的共模電平。這意味著，該電路的設計應使得當Vcm是零，Vtail應等于Vref。第一個要求，即反響放大器，AF具有軌到軌輸出擺幅，很容易通過使用一個基于三電流鏡運算跨導放大器〔OTA〕的滿足[17]。第二個要求，Vfb=-Vcm可以通過圖5中的電路精心設計完成，使用下面的關系：求解〔2〕和〔8〕收益率組合〔7〕-〔12〕其中。求解，對于足夠大的因為，和是設計變量為差分對時，中的其他參數(shù)方面解決了。設置和求解〔14〕，用于在頁面底部所示的產(chǎn)率〔15〕。如從〔15〕中可以看出，使用長寬比設計方法用于獲得是易受處理和中的變化。另外，根據(jù)所述放大器的其余局部的設計中，可能需要足夠大以滿足式〔15〕。這意味著對生產(chǎn)放大器電容器的問題，和將需要盡可能大的尺寸。為了克服這些問題，我們可以實現(xiàn)通過產(chǎn)生用于比擬Vtail一個新的參考所期望的結果。這可以在圖6的電路實現(xiàn)。該電路中在這個參考電壓發(fā)生器的設計中的一個重要的考慮因素是保持晶體管的飽和區(qū)。在增加功率消耗的本錢，該技術在制造公差的存在是因為需要更強大的根底上參考晶體管匹配而不是單一的晶體管特性的創(chuàng)立。此外，我們獲得了PLS晶體管的設計的自由度。更小的晶體管，可以使用產(chǎn)生較小的浮置柵極電容，以及較少的區(qū)域。圖6參考生成的軌至軌輸入級確保為了說明電路圖6比圖5關于通用波動的更健壯的原因，是因為MonteCarlo模擬中的各電路上運行。MOSFET的閾值電壓和遷移率分別使用通常的分布，其中5％的變化對應于的每個變化。聚POLY2片電容也用10％的改變了正態(tài)分布。電路進行模擬每100次，GM波動超過軌到軌共模輸入的變化被繪制成圖7和8。正如所料，該電路示出圖5的轉基因波動與圖6的電路相比變化更加靈敏。標準偏差被模擬為0.645％的圖5和0.017％的圖6。圖7GM波動的模擬統(tǒng)計分布在圖5電路的工藝變化中存在圖8GM波動的模擬統(tǒng)計分布在圖6電路的工藝變化中存在B.區(qū)以最小化所述放大器的面積，電容器的設計應盡可能小。傳統(tǒng)MIFG設計規(guī)那么是使浮動柵極電容器寄生電容的總和的5-10倍連接到浮動節(jié)點。使用MIFG晶體管因而通常帶有的大幅增加必要的硅片面積的本錢。在這個放大器的情況下，負反響局部地補償所述寄生效應。從圖5上的M1級跨導和跨導的波動相關聯(lián)的電容的影響進行了分析是為了減少輸入級相關聯(lián)的地區(qū)。考慮等效電路與圖5和6的小信號，跨導器的差分輸出電流將是：晶體管和是匹配的，從而并假設假設寄生電容,Vtail的電壓，表現(xiàn)為交流接地為Vg5和Vg6的差分電壓，并作為一個源極跟隨器為共模信號。假設使用差分信號的共模的表示其中Vcm為共模分量的輸入信號，以及Vd是所述差分輸入。求解〔17〕-〔25〕，我們得到：因此，得到的總有效互導一些跨導，及反過來GBW，都無法防止由于浮柵晶體管的性質造成的衰減。為了最大限度地減少，，，的在此衰減的影響，它應確保：然而，這也許不是最好的選擇。如果Ci和Cfb的尺寸減小，管芯區(qū)域將成為在減小輸入級的跨導有效〔GM〕的本錢要小。Gm降解可以通過加寬差動對驅動器晶體管M5和M6進行補償。給予一定的浮動柵極電容的尺寸，驅動器晶體管的縱橫比可以通過代入〔27〕和求解計算.這樣做的收益率:對跨波動電容大小的影響正在分析。需要注意的是，輸入級的跨導將從其標稱值的變化在電壓Vtail的結果偏離由于于晶體管的影響。使用〔18〕-〔25〕中，并解出在頁面底部所示的Vtail產(chǎn)率〔30〕。對于足夠大的Af，Vtail可以與近似：只要的乘積大，變型用Vtail將是小的，從而導致在輸入級的跨導在所有的共模輸入電平的電