PAGEPAGE10設計總體思路1.引言隨著遠距離通訊技術的發展，現代通信通常借助于電和光來傳輸信息，數字終端產生的數字信息是以“1”和“O”二種狀態代表的隨機序列，它可以用不同形式的電信號表示，從而構造不同形式的數字信號。在一般的數字通信系統過程中，首先將所需傳輸的消息信號轉化為相對應的數字基帶信號，即信源的編碼，經過調制信號與信道相匹配后再進行傳輸，在接收端先進行解調恢復為基帶信號，再進行解碼轉換為原始消息。但在實際的基帶傳輸系統中，信道的低頻傳輸特性差容易受噪聲的干擾，可能造成信號嚴重畸變，甚至可能被噪聲完全淹沒而分不出信號，因此有必要對傳輸的信號進行編碼，而經過信道編碼后的傳輸碼卻具有較強的波形抗干擾性。我們比較常用的編碼規則有AMI和HDB3編碼。AMI碼,又名符號交替反轉碼,其編碼規則是:若用“0”和“1”代表傳號和空號“,0”碼不變“,1”碼則交替地轉換為+1和-1。通常脈沖寬度為碼元寬度的一半,這種碼型交替出現正、負極脈沖,所以無直流分量,低頻分量也很少。這種碼的反變換也很容易,在再生信碼時,只要將信號整流,即可將“-1”翻轉為“+1”,恢復成單極性碼。AMI碼的缺點是,當原信碼出現長連“0”串時,信號的電平長時間不跳變,造成提取定時信號的困難,2．HDB3編譯碼HDB3碼的全稱是3階高密度雙極性碼，它是AMI碼的一種改進型，其目的是為了保持AMI碼的優點而克服其缺點，使連“0”個數不超過3（1）當信碼的連“0”個數不超過3時，仍按AMI碼的規則編，即傳號極性交替；（2）當連“0”個數超過3時，則將第4個“0”改為非“0”脈沖，記為+V或-V，稱之為破壞脈沖。相鄰V碼的極性必須交替出現，以確保編好的碼中無直流；（3）為了便于識別，V碼的極性應與其前一個非“0”脈沖的極性相同，否則，將四連“0”的第一個“0”更改為與該破壞脈沖相同極性的脈沖，并記為+B或-B；（4）破壞脈沖之后的傳號碼極性也要交替。例如：代碼：1000010000110000l1AMI碼：-10000+10000-1+10000-1+1HDB3碼：-1000-V+1000+V-1+1-B00-V其中的±V脈沖和±B脈沖與±1脈沖波形相同，用V或B符號的目的是為了示意是將原信碼的“0”變換成“1”碼。雖然HDB3碼的編碼規則比較復雜，但譯碼卻比較簡單。從上述原理看出，每一個破壞符號V總是與前一非0符號同極性(包括B在內)。這就是說，從收到的符號序列中可以容易地找到破壞點V，于是也斷定V符號及其前面的3個符號必是連0符號，從而恢復4個連0碼，再將所有-1變成+1后便得到原消息代碼。HDB3碼保持了AMI碼的優點外，還將連“0”碼限制在3個以內，故有利于定時信號的提取。HDB3編譯碼原理框圖如圖1-1所示：編碼電路編碼電路奇偶判斷電路000V取代連零檢測電路RNZ碼輸入奇偶判斷電路000V取代連零檢測電路RNZ碼輸入單—雙極性變換（+-兩路輸入）破壞點產生B00V取代單—雙極性變換（+-兩路輸入）破壞點產生B00V取代相加器0000取代相加器0000取代譯碼輸出帶通雙—單極性變換（+-兩路輸出）破壞點檢測鎖相環譯碼電路限幅放大譯碼CLK圖1-1HDB3設計總方框圖二、單元電路的設計1、編碼器功能模塊電路編碼電路接收終端機來的單極性非歸零信碼,并把它變換成為HDB3碼送往傳輸信道。HDB3碼編碼部分的原理框圖如圖2-1（a）所示，電路圖如2-2（b）,(c)所示。奇偶判斷電路000V取代連零檢測電路RNZ碼輸入奇偶判斷電路000V取代連零檢測電路RNZ碼輸入單—雙極性變換（+-兩路輸入）破壞點產生B00V取代單—雙極性變換（+-兩路輸入）破壞點產生B00V取代圖2-1（a）編碼電路方框圖(1)單極性信碼進入電路,首先檢測有無四連“0”碼。沒有四連“0”時,信碼不改變地通過本電路;有四連“0”時,在第四個“0”碼出現時,將一個“1”碼放入信號中,取代第四個“0”碼,補入(2)取代節選擇及補B碼電路(取代節判決)電路計算截至當前時刻所發送的碼中1的總數的奇偶性，若1的總數為偶數,則當V碼來的時候不作改變;若1的總數為奇數,則當V碼來的時候將000V中的第一個“0”改為“1”,即此時用“B00V”取代節，同時也將1碼的總數由奇數變成了偶數。這樣做保證了兩個V碼之間的(3)破壞點形成電路將補放的“1”碼變成破壞點。方法是在取代節內第二位處再插入一個“翻轉”信號,使單/雙極性變換電路多翻轉一次,后續的V碼就會與前面相鄰的“1”碼極性相同,破壞了交替反轉的規律,形成了“破壞點”(4)單/雙極性變換電路電路中的輸出控制加入了取代節的信號碼流,使其按交替翻轉規律分成兩路,再通過一個開關電路（CD4052芯片）將兩路信號整合成一路便是我們所需要的HDB3碼。圖2-2(b)單-雙極性轉換電路圖2-2（c）編碼電路NRZNRZ+HDB3+HDB3-HDB3-HDB3NRZ碼：1010011011001000000001100000000000000HDB3-D:0001101001101100100011001111001100110從上圖可知，NRZ碼經過編碼電路后，延時4個時鐘信號得到了HDB3碼2、雙-單極性變換電路該部分由整流器和相加器組成，整流器由兩個充放電路構成，相加器用一個或門表示。電路如圖2-2所示。（1）整流電路充放電路的充電和放電的時間常數不同，充電時，C1支路快于C2支路，放電時，C2支路快于C1支路。當輸入碼元為+1時，通過C1支路充電，當輸入碼元為0或-1時通過C2支路放電。然后通過非門便將雙極性歸零碼變成了單極性的歸零碼。（2）相加電路用或門將兩路信號整合成一路信號后便于位同步信號的提取。圖2-2雙-單極性轉換3、位同步信號的提取數字信號傳輸過程中，收發兩端一定要有一個時間上同步的問題。發端某一時刻發出一個碼元，收端在相應某一時刻（一般滯后一個固定時間）抽樣判決后再生這個碼元，這樣收發兩端的碼元一一對應不會搞錯。在本單元電路中，位同步信號的離散譜來自上一級的整流后的信號，由于位同步頻率比較低，很難將有源帶通濾波器的帶寬做得很窄，它輸出的BPF信號是一個幅度和周期都不恒定的正弦信號，對此信號進行限幅放大處理后得到幅度恒定、周期變化的脈沖信號，但仍不能將此信號作為譯碼器的位同步信號，需要進一步處理，當鎖相環自然諧振頻率足夠小時，對輸入的電壓信號可等效為窄帶帶通濾波器，它可以輸出一個符合譯碼要求的位同步信號BS—R。HDB3D帶通HDB3D帶通限幅放大鎖相環BSR圖2-3（a）位同步信號提取方框圖圖2-3（b）帶通濾波器電路圖2-3（c）放大限幅及鎖相環電路4、譯碼器功能模塊電路相對于編碼電路來說，譯碼電路顯得相對簡單很多，當電路檢測到破壞點后將破壞點及其前面的三個碼元用“0000”取代即可。其原理方框圖如圖2-4（a）所示，電路圖如2-4（b）所示。破壞點檢測雙—單極性變換（+-兩路輸出）譯碼輸出0000取代相加器破壞點檢測雙—單極性變換（+-兩路輸出）譯碼輸出0000取代相加器圖2-4（a）譯碼電路方框圖圖2-4（b）譯碼電路圖NRZNRZ解碼輸出解碼輸出NRZ碼：1010011011001000000001100000000000000解碼為：0000000101001101100100000000110000000從上圖可知，解碼輸出延時6.5個時鐘信號后，得到了原NRZ碼。三、編碼電路部分仿真圖圖3-1編碼電路仿真圖圖3-2編碼電路仿真的輸出波形NRZ碼：1011100010000000001111110111110000110111HDB3碼：0001-10+1-1+1000-1000-V+B00+V0-1+1-1+1-1+10-1+1-1+1-1000-V+1-1從仿真的波形可以看出RNZ碼經編碼電路后延遲4個單位時間得到了相應的HDB3碼四、設計體會與心得開學的時候便得知這學期要搞通信原理的課程設計，可能是因為對上學期的高頻課程設計感受頗深吧，通信課程設計總是給我一種“不祥”的預感。當接到做HDB3編譯碼電路的時候我還心中暗自高興了一下，以為不就一個編碼解碼設計嗎，應付起來應該會比較輕松吧。但是這份“好運”很快就消失了。當我潛心開始琢磨著怎么設計電路時，發現事情并沒有想象中得那么簡單。剛開始我琢磨著這個編碼電路是帶有記憶性的，是要用到時序邏輯的，我本打算用計數器去控制碼元的變換，但是慢慢地我認識到用計數器去控制的話電路會顯得很繁瑣，而且控制起來也不太好弄。于是我又重新翻開了塵封已久的《數字電子技術基礎》認真看了有關時序邏輯這一部分，同時也再網上找了很多相關的資料。其中有一篇名為《基于CPLD的HDB3碼編解碼電路的設計》的文章?？戳嗽撟髡叩脑O計思路后，我的思維也打開了。雖然它里面寫得比較詳細，但是我沒有照搬照抄。我認真領悟作者的思路后便開始按照他的思路用自己的表達方式去設計設計這個編譯碼電路。我一邊設計一邊用軟件做仿真去檢驗我的設計是否合理，然后把編譯碼電路設計好以后，我又開始了systerview這個軟件的學習，剛開始確實是不太好弄，好在我在網上下載了份中文版的教程，當我遇到不懂的地方時我就去認真查看教程。雖然問題比較多，但還是一個個都被我攻克了。最后終于得到了編碼電路的系統仿真圖。就這樣，我一步一步地完成了編譯碼電路的設計?？紤]到期末考試將至，復習時間不夠，位同步提取那一塊我無法再這樣拖下去了，所以在位同步提取那一塊我參照了浣喜明老師編著的《通信原理實驗》一書中的電路，但是還有些地方仍然沒有弄明白。通過這次通信原理的課程設計，我的確學到了很多東西。以前很多沒弄明白的問題也都弄明白了，在查看資料的時候，很多時候都看不太懂，當看不懂的時候