第一節(jié)場效應(yīng)管第1頁，課件共53頁，創(chuàng)作于2023年2月第三章場效應(yīng)管第三章前言第一節(jié)

MOS場效應(yīng)管第二節(jié)結(jié)型場效應(yīng)管第三節(jié)場效應(yīng)管應(yīng)用第2頁，課件共53頁，創(chuàng)作于2023年2月第三章場效應(yīng)管前言

場效應(yīng)管(FET)是另一種具有正向受控作用的半導(dǎo)體器件，分MOS場效應(yīng)管(MOSFET)與結(jié)型場效應(yīng)管(JFET)兩種類型。MOSFET與JFET工作原理類似，它們都是利用電場效應(yīng)控制電流，不同之外僅在于導(dǎo)電溝道形成的原理不同。由于場效應(yīng)管只有多子參與導(dǎo)電，故常稱為單極型器件，相應(yīng)地，將晶體三極管稱為雙極型器件。學(xué)習(xí)本章時，要時刻將聲效應(yīng)管與晶體三極管相對照，這樣不僅可以加深對FET工作原理、模型及分析方法的理解，而且還可以找出它們的異同點，便于掌握。第3頁，課件共53頁，創(chuàng)作于2023年2月教學(xué)要求：了解MOS場效應(yīng)管與結(jié)型場效應(yīng)管的工作原理，重點了解場效應(yīng)管中預(yù)夾斷的基本概念。熟悉場效應(yīng)管的數(shù)學(xué)模型、直流簡化電路模型、曲線模型及小信號電路模型，掌握各種模型的特點及應(yīng)用場合。熟悉放大模式下各種場效應(yīng)管的外部工作條件。掌握場效應(yīng)管放大電路分析方法：估算法及小信號等效電路法。能熟練利用估算法分析電路的直流工作點。熟悉場效應(yīng)管與三極管之間的異同點。本章3.3節(jié)根據(jù)教學(xué)需要，可作為擴(kuò)展內(nèi)容。第4頁，課件共53頁，創(chuàng)作于2023年2月場效應(yīng)管：是另一種具有正向受控作用的半導(dǎo)體器件。類型絕緣柵型：MOS場效應(yīng)管金屬——氧化物——半導(dǎo)體P溝道N溝道耗盡型增強(qiáng)型結(jié)型N溝道P溝道N溝道P溝道3.1MOS場效應(yīng)管第5頁，課件共53頁，創(chuàng)作于2023年2月一、增強(qiáng)型MOS(EMOS)場效應(yīng)管電路符號GDUS源極漏極柵極襯底第6頁，課件共53頁，創(chuàng)作于2023年2月N溝道EMOS場效應(yīng)管結(jié)構(gòu)示意圖NDPNPGS耗盡層1、工作原理（1）、導(dǎo)電溝道形成原理：當(dāng)VDS=VGS=0時結(jié)構(gòu)示意圖第7頁，課件共53頁，創(chuàng)作于2023年2月當(dāng)

VDS=0，在柵極G與源極S之間外加電壓VGS

時：NDPNPGSVGS隨著VGS

的增大電場增強(qiáng)第8頁，課件共53頁，創(chuàng)作于2023年2月NDPNPGSVGS隨著VGS

繼續(xù)增大，電場繼續(xù)增強(qiáng)NDPNPGSVGS第9頁，課件共53頁，創(chuàng)作于2023年2月P型半導(dǎo)體，轉(zhuǎn)型為N型半導(dǎo)體，稱為反型層。此時如外加VDS電壓，將有電流自漏區(qū)流向源區(qū)。根據(jù)結(jié)構(gòu)圖看出，反型層的寬窄,可由VGS

的大小來調(diào)整。我們將反型層，稱為導(dǎo)電溝道，由于反型層是N型半導(dǎo)體，則稱為N溝道。NDPNPGSVGS所對應(yīng)的VGS電壓，稱為開啟電壓，用VGS(th)

表示。形成導(dǎo)電溝道時：第10頁，課件共53頁，創(chuàng)作于2023年2月（2）、VDS對溝道導(dǎo)電能力的控制：當(dāng)VGS

為一定值，VDS>0時，在VDS的作用下，形成漏極電流ID。NDPNPGSVGSVDS漏極與源極之間，存在著電位差第11頁，課件共53頁，創(chuàng)作于2023年2月BANDPNPGSVGSVDS顯然，VD>VA>VG>VB

VGD的大小將沿著溝道而變化，越靠近漏區(qū)VGD越小，溝道越窄；越靠近源區(qū)VGD越大，溝道越寬。第12頁，課件共53頁，創(chuàng)作于2023年2月當(dāng)VDS

繼續(xù)增大，則VGD

相應(yīng)的減小。直到VGD=VGS(th)

或表示為：或時，靠近漏端的反型層消失。即靠近漏區(qū)的溝道被夾斷，夾斷點A稱為預(yù)夾斷點。ANDPNPGSVGSVDS第13頁，課件共53頁，創(chuàng)作于2023年2月

VDS

繼續(xù)增大，預(yù)夾斷點前移，導(dǎo)電溝道變短。ANDPNPGSVGSVDS綜合上面的分析，可以畫出VGS>VGS(th)

，并且為一定值時，漏極電流ID，隨VDS變化的特性。第14頁，課件共53頁，創(chuàng)作于2023年2月(a)、設(shè)VDS=0V開始IDVDS0VDS=VGS-VGS(th)當(dāng)VDS

很小，溝道電阻幾乎與VDS

無關(guān)，ID隨VDS線性增大。(b)、VDS

繼續(xù)增大，靠近漏區(qū)的溝道變窄，溝道電阻增大。ID隨VDS增大趨于緩慢。（c）、當(dāng)時靠近漏區(qū)的溝道被夾斷，即在A點處。AVDS

繼續(xù)增大時，第15頁，課件共53頁，創(chuàng)作于2023年2月IDVDS0VDS=VGS(th)A形成漏極指向夾斷點的電場，ID幾乎不隨VDS而變化的恒值。（d）、溝道長度調(diào)制效應(yīng)：預(yù)夾斷后，繼續(xù)增大VDS，預(yù)夾斷點會向源區(qū)方向移動，導(dǎo)致溝道長度減小，相應(yīng)的溝道電阻減小，結(jié)果，是ID略有增大。這種效應(yīng)稱為溝道長度調(diào)制效應(yīng)。第16頁，課件共53頁，創(chuàng)作于2023年2月小結(jié):（1）、ENOS場效應(yīng)管，主要依靠一種載流子多子，參與導(dǎo)電————自由電子。因此，稱MOS管為單極型管；而晶體三極管是由多子和少子兩種在流子參與導(dǎo)電，可稱為雙極型管。（2）、通過分析工作原理，可知兩個高摻雜的N區(qū)與襯底之間的PN結(jié)，必須外加反向偏置電壓。（3）、電路符號中的襯底箭頭方向，是PN結(jié)外加正向偏置時的正向電流方向。第17頁，課件共53頁，創(chuàng)作于2023年2月2、伏安特性：輸入特性

IG=0輸出特性VGS為常數(shù)。EMOS管的輸出特性曲線ID/mA3.5VVDS/V4.5V4VVGS=5.5V5V0VDS=VGS-VGS(th)

5V10V3V20V15V第18頁，課件共53頁，創(chuàng)作于2023年2月輸出特性曲線畫分為四個工作區(qū)：（1）、非飽和區(qū)即

ID

的大小同時受VGS

與VDS

的控制。它們的依存關(guān)系為：式中：μn

為自由電子遷移率；Cox

為單位面積的柵極電容量；

l

為溝道長度；W為溝道的寬度。第19頁，課件共53頁，創(chuàng)作于2023年2月當(dāng)VDS

的值很小時，VDS的二次項可忽略。第20頁，課件共53頁，創(chuàng)作于2023年2月ID/mA3.5VVDS/V4.5V4VVGS=5.5V5V0VDS=VGS-VGS(th)

5V10V3V20V15V

VDS

很小時，ID

與VDS

之間呈線性關(guān)系。輸出特性曲線近似為一組直線：第21頁，課件共53頁，創(chuàng)作于2023年2月5.5VVDS/mVID/mA3.5V5V4.5V4V0此時，MOS管可看成，阻值受VGS控制的線性電阻器，其阻值用Ron

表示。表明越小，Ron

越大。第22頁，課件共53頁，創(chuàng)作于2023年2月（2）、飽和區(qū)：即若忽略溝道長度調(diào)制效應(yīng)，則可令：代入得漏極電流表達(dá)式：第23頁，課件共53頁，創(chuàng)作于2023年2月在飽和區(qū)內(nèi)，ID

受VGS

的控制，而幾乎不受VDS

控制。DID(VGS)SGVGSID

第24頁，課件共53頁，創(chuàng)作于2023年2月ID

受VGS

的控制關(guān)系可用轉(zhuǎn)移特性曲線來描述ID/mA3.5V4.5V4VVGS=5.5V5V0VDS=VGS-VGS(th)

5V10V3V20V15VVDS/VVGS/V33.544.555.5ID/mA0第25頁，課件共53頁，創(chuàng)作于2023年2月若計入溝道長度調(diào)制效應(yīng)，則可利用厄爾利電壓VA

加以修正令稱為溝道長度調(diào)制系數(shù)則λ與溝道長度l

有關(guān)，l

越小，相應(yīng)λ就越大。通常第26頁，課件共53頁，創(chuàng)作于2023年2月小結(jié)：

（a）、不論工作在非飽和區(qū)或飽和區(qū)，只要VGS

和VDS

為定值時，ID

均與溝道的寬長比（W/l）成正比。（b）、當(dāng)溫度升高時，遷移率μn

減小，而引起ID

下降；同時，襯底中少子自由電子濃度增大，而引起VGS(th)減小，從而使ID

增大，當(dāng)ID

不太小時，前者影響一般大于后者，結(jié)果，ID

具有隨溫度升高，而下降的負(fù)溫度特性。（3）、截止區(qū)和亞閾區(qū)：截止區(qū)即

VGS<VGS(th)

時，

ID=0

。實際上，VGS≤VGS(th)

時，ID

不會發(fā)生突變到零值，只是其值很小，在μA數(shù)量級，一般可忽略不計。第27頁，課件共53頁，創(chuàng)作于2023年2月亞閾區(qū)：ID

很小，管子進(jìn)入VGS(th)

附近區(qū)域內(nèi)，確定范圍內(nèi)。可以稱為弱反型層區(qū)。在這個工作區(qū)內(nèi)，ID

與VGS

之間服從指數(shù)規(guī)律變化。100mVVGSVGS(th)100mV0ID第28頁，課件共53頁，創(chuàng)作于2023年2月（4）、擊穿區(qū)：(a)、VDS

增大到足以使漏區(qū)與襯底之間的PN結(jié)引發(fā)雪崩擊穿時ID

迅速增大，管子進(jìn)入擊穿區(qū)。(b)、還會發(fā)生類似晶體管中的穿通擊穿。(c)、柵源電壓VGS

過大，而引發(fā)絕緣層的擊穿。第29頁，課件共53頁，創(chuàng)作于2023年2月3、襯底效應(yīng)：

ANDPNPGSVGSVDSUVUS對EMOS管來說，為了讓管子能正常工作，必須保證襯底與源區(qū)、漏區(qū)之間的PN結(jié)反向偏置，襯底必須接在電路的最低電位上。當(dāng)源極與襯底不能相連接時，就會存在一個負(fù)值電壓VUS。第30頁，課件共53頁，創(chuàng)作于2023年2月當(dāng)負(fù)值襯底電壓VUS

襯底中的空間電荷區(qū)向底部擴(kuò)展空間電荷區(qū)的負(fù)離子數(shù)增多由于VGS不變導(dǎo)電溝道中自由電子減少溝道電阻增大ANDPNPGSVGSVDSUVUSID

減小第31頁，課件共53頁，創(chuàng)作于2023年2月VGS(V)ID(mA)VUS=0-4V-2V5.5V0VGS(V)ID(mA)VUS=0VUS=-4VVUS=-2V0第32頁，課件共53頁，創(chuàng)作于2023年2月4、P溝道EMOS場效應(yīng)管

電路符號GD

US源極漏極柵極襯底PDNPNGSVGSVDS第33頁，課件共53頁，創(chuàng)作于2023年2月（1）、非飽和區(qū)：（2）、飽和區(qū)：（3）、截止區(qū)：（4）、襯底電壓即為正值。第34頁，課件共53頁，創(chuàng)作于2023年2月二、耗盡型MOS場效應(yīng)管（DMOS）

結(jié)構(gòu)示意圖

NDPNPGSUND漏極U襯底G柵極S源極電路符號N溝道DMOS場效應(yīng)管第35頁，課件共53頁，創(chuàng)作于2023年2月PDNPNGSPUD漏極U襯底G柵極S源極電路符號P溝道DMOS場效應(yīng)管第36頁，課件共53頁，創(chuàng)作于2023年2月

2、伏安特性：

以N溝道DMOS管為例ID/mA-1.5V-0.5V-1VVGS=0.5V0V0VDS=VGS-VGS(th)

510-1.8V2015VDS/VVGS=1VID/mA-2-1VGS/V00.51第37頁，課件共53頁，創(chuàng)作于2023年2月第38頁，課件共53頁，創(chuàng)作于2023年2月四、小信號電路模型1、MOS管（EMOS、DMOS）的襯底與源極相連，并且工作在飽和區(qū)條件下。設(shè)在直流量上疊加很小的交流量，則有設(shè)取

vGS、vDS

為自變量，iG、iD

分別為vGS、vDS的非線性函數(shù)輸入回路輸出回路用冪級數(shù)在Q點上對交流量展開，得第39頁，課件共53頁，創(chuàng)作于2023年2月高次項設(shè)交流量很小，高次項可忽略。并且令則有式中

gm

為跨導(dǎo)gds

為輸出電導(dǎo)令rds

為輸出電阻第40頁，課件共53頁，創(chuàng)作于2023年2月根據(jù)此方程，可以畫出小信號等效電路模型1/gdsgmvgsvgsSDGvds

rdsgmvgsvgsSDGvds第41頁，課件共53頁，創(chuàng)作于2023年2月計算gm

、gds

因為

第42頁，課件共53頁，創(chuàng)作于2023年2月所以代入上式第43頁，課件共53頁，創(chuàng)作于2023年2月通常第44頁，課件共53頁，創(chuàng)作于2023年2月所以上式可簡化為：2、若考慮MOS管（EMOS、DMOS）的襯底與源極不相連時，還存在著vUS

的影響，即則回路方程第45頁，課件共53頁，創(chuàng)作于2023年2月令稱為襯底跨導(dǎo)，表示vus

對id

的控制能力工程上，其值可近似的表示為式中，η為常數(shù)，一般為0.1~0.2。第46頁，課件共53頁，創(chuàng)作于2023年2月根據(jù)電路方程畫等效電路：

rdsg