數字電子技術基礎課程自學輔導資料

二。。八年四月

《數字電子技術基礎》課程自學進度表

教材：《數字電子技術基礎》第一版教材編者：李月喬出版社：中國電力出版時間：2007

周次學習內容習題作業測驗作業學時自學重點、難點、基本要求

1數制和碼制1-5,1-81-124數制之間的轉換

2、3邏輯代數1-181-1910邏輯代數的基本定理

4邏輯函數的幾種表示1-151-174標準與或表達式

方法

5、6邏輯函數的兩種化簡1-27前一半，1-27后一半，10熟悉代數化簡法、掌握卡諾

方法1-34前一半1-34后一半，圖化簡的幾條規則.

1-40

7集成邏輯門電路2-12-24了解門電路的幾種工藝，例

如TTLCMOS,三極管狀態

的判斷。

8、9組合邏輯電路的分析3-23-33-4,3-3210重點，前提是熟練掌握邏輯

代數的公式

10、組合邏輯電路的設計3-6,3-17,3-203-7,3-9,3-36,10重點也是難點，要仔細分析

113-37給定的文字描述，并作出規

定.

12觸發器4-114-144邊沿D觸發器、邊沿JK觸

發器的使用

13、時序邏輯電路的分析5-1,5-65-7,5-1020重點，掌握狀態，現態，次態的

14、基本概念，次態方程,輸出方

15程，狀態方程

16、時序邏輯電路的設計5-26,5-315-285-3210重點掌握用集成計數器芯

17片實現任意進制的計數器

18脈沖波形發生器與整6-16-126-138掌握555的原理和應用

形電路

19半導體存儲器和可編7-1,8-17-2,8-24掌握一些基本概念，簡單電

程邏輯器件路

20數/模和模/數轉換器9-19-32掌握一些基本概念

實驗一2/4線譯碼2預習實驗內容

器和四選一數據選擇

器的分析實驗

實驗二2預習實驗內容

優先編碼器芯片

74X147和數據選擇器

74X153實驗

實驗三2預習實驗內容

觸發器及其應用實驗

實驗四2預習實驗內容

集成異步計數器實驗

注：期中（第10周左右）將前半部分測驗作業寄給班主任，期末面授時將后半部分測驗作

業直接交給任課教師。總成績中，作業占15分。

第一章數字邏輯基礎

一、本章的核心、重點及前后聯系

（一）本章的核心

1、數制

2、碼制

3、邏輯代數的由來

4、邏輯代數基礎

5、邏輯函數的五種描述方法

6、邏輯函數的兩種化簡方法

（二）本章的重點

1、數制之間的轉換

2、編碼的基本概念

3、邏輯代數基礎

4、邏輯函數的五種描述方法

5、邏輯函數的兩種化簡方法

（三）本章前后聯系

數制的概念在后面要用，編碼概念的正確理解是學好編碼器的前提。邏輯代數是后面所有章

節學習的基礎。

二、本章的基本概念、難點及學習方法指導

（一）本章的基本概念

1、數制

計數的體制和方法就是數制。

人們在日常生活中經常遇到計數問題，并且習慣于用十進制數。而在數字系統中，通常

采用二進制數表示，有時也采用八進制或十六進制數表示。

2、基

在某種數制中所使用的符號稱為數碼，數碼的個數稱為基（Base,Radix）。

3、碼制

就是編碼的方法。編碼，通俗地講，就是起名字。在現實生活中，用漢字的組合給每人

一個名字，還有，用十進制的十個數碼的組合給每個人賦予了一組數字，這就是身份證代號。

但是在數字系統中，我們只能用具有一定位數的二進制數碼的組合來給各個信息起名字。計

算機技術最初使用的目的純粹是為了計算，后來ASCH碼的引入使得文本成為計算機新的

處理對象。所以，數字系統中的信息共有兩類，一類是數值信息，是進行科學計算的，這就

是數制。另一類是文字符號信息，給文字符號信息編碼的方法，這就是碼制。用的，這就是

數制。另一類是文字符號信息，給文字符號信息編碼的方法，這就是碼制。

4、最小項

在n個變量的邏輯函數中，若某個乘積項為八個變量的“與”，而且這〃個變量均以原

變量或反變量的形式出現一次，則稱這個乘積項為該函數的一個最小項（minterm）。“變量

邏輯函數的全部最小項共有2"個。例如，3個變量4、B、C的邏輯函數，共有8個最小項，

分別是：ABC.ABC.ABC.ABC.ABC.ABC.ABC.ABC

5、最小項的編號

把與某個最小項對應的那一組變量取值組合，對應關系是這樣的：原變量對應1，反變

量對應0,把這樣的一組變量取值組合人為地看作二進制數（位權任意規定），與其對應的

十進制數，就是該最小項的編號。

為什么要對最小項進行編號？當自變量的個數較多時，邏輯表達式寫起來會很麻煩，用

最小項編號的形式則較簡單，這是一種人為想出來的辦法，此概念的理解非常重要。通常用

符號叫來表示最小項，下標i就是最小項的編號。

6、最小項表達式（標準與或式）

全部由最小項組成的“與或式”稱為邏輯函數的標準與或式，也稱為最小項表達式。任

何一個邏輯函數的最小項表達式是唯一的。用編號形式的最小項來寫邏輯表達式時一定要注

明最小項是如何被編號的，即在括號中注明位權任意規定的方法。

7、兩個最小項的邏輯相鄰

如果兩個最小項中只有一個變量不同，其余的完全相同，則稱這兩個最小項為邏輯相鄰

的最小項。

對兩個邏輯相鄰的最小項做“或”運算，可以消去那個不同的變量。

例如，對于一個三變量的邏輯日數，MC和A8C為兩個邏輯相鄰的最小項，對這兩個

邏輯相鄰的最小項做“或”運算，ABC+ABC=BC,可以消去那個不同的變量A。

8、兩個與項（乘積項）的邏輯相鄰

如果兩個與項中只有一個變量不同，其余的完全相同，則稱這兩個與項為邏輯相鄰的與

項。

對兩個邏輯相鄰的與項做“或”運算，可以消去那個不同的變量。

例如，對于一個三變量或三變量以上的邏輯函數，^3和AB為兩個邏輯相鄰的與項，

對這兩個邏輯相鄰的與項做“或”運算，AB+AB=B,可以消去那個不同的變量A。

9,卡諾圖

邏輯函數的卡諾圖是美國工程師卡諾發明的一種邏輯函數的圖形描述方法。研究邏輯函

數的卡諾圖描述方法的唯一的目的就是為了化簡邏輯函數。

10、卡諾圖的幾何位置相鄰

在卡諾圖中，觀察任意兩個表示最小項的方塊，如果有相接（緊挨著），或相對（任意

一行或一列的兩頭），或相重（對折起來重合），則稱這兩個最小項為幾何位置相鄰。

研究卡諾圖的幾何位置相鄰的目的是：卡諾圖中幾何位置相鄰的最小項在邏輯上也具有

相鄰性。邏輯相鄰不容易觀察，尤其是在較復雜的邏輯表達式中。但是卡諾圖的幾何位置相

鄰特別容易觀察。

11、無關項

（二）本章難點及學習方法指導

本章難點是邏輯函數的抽象方法，如何從文字描述抽象出真值表。

通過一個例子來理解本章中的基本概念

重點舉例三個人表決一件事情，結果按“少數服從多數”的原則決定,試建立該邏輯函數。

解：（1）做約定：

分析文字描述，找出邏輯問題的條件和結果，條件為自變量，結果為因變量。三個人的

意見為條件，約定分別用A，B,C表示，結果為能否通過，用L表示。三個人同意用1表

示，不同意用0表示；結果能通過用1表示，不通過用0表示。

ABcL

0000

0010

0100

0111

1000

1011

1101

1111

（2）根據“少數服從多數”的原則，將輸入變量不同取值組合與函數值間的對應關系列

成表格，就建立了該邏輯函數的真值表，該真值表完全描述了該邏輯函數的功能。如表1-17

所示。真值表的第1行是輸入變量和輸出變量；第2行表示當A,B,C三個人都不同意這

件事情，結果不能通過；第3行表示當A,B,C三個人中只有C一個人同意這件事情，結

果不能通過；第4行表示當A,B,C三個人中只有B一個人同意這件事情，結果不能通過；

第5行表示當4,B,C三個人中有B和C兩個人同意這件事情，結果能通過；第6行表示

當A,B,C三個人中只有4一個人同意這件事情，結果不能通過；第7行表示當A,B,C

三個人中有4和C兩個人同意這件事情，結果能通過；第8行表示當A,B,C三個人中有

A和8兩個人同意這件事情，結果能通過；第9行表示當A,B,C三個人都同意這件事情，

結果能通過。可以看出真值表把所有可能的組合情況全部列出來了，非常直觀。

從真值表直接寫出標準與或式（最小項表達式）：L=ABC+ABC+ABC+ABC

用代數法化簡該邏輯函數，根據塞等率AM+4+A,WABC=ABC+ABC+ABC,然后找

邏輯相鄰的最小項，合并消去一個變量。對于初學者，有時很難想到這種方法，特別是當表

達式很復雜時，就更難把握，需要經驗和技巧。

L=ABC+ABC+ABC+ABC

=ABC+ABC+ABC+ABC+ABC+ABC

=BC(A+A)+AC(B+B)+AB(C+C)

=BC+AC+AB

畫出卡諾圖如圖所示，觀察得知，最小項ABC和最小項是幾何相鄰的；最小項ABC

和最小項4萬C是幾何相鄰的：最小項4BC和最小項ABT是幾何相鄰的。所以，最小項ABC

和最小項Me是邏輯相鄰的；最小項A8C和最小項A前是邏輯相鄰的；最小項ABC和最

小項ABE是邏輯相鄰的。與代數方法化簡過程做個對比，最小項ABC在畫圈過程中重復使

用相當于將48c展開成A8C+A8C+A8C。可以看出，卡諾圖法更易于掌握。畫出了三個圈，

將這三個圈中的最小項分別做或運算，得到三個與項，再將這三個與項相或，就得到最簡的

與或表達式L=BC+AC+A8o

可以看出，在代數方法中很難想到如何去配項、合并，在卡諾圖中可以非常直觀地觀察

出來。卡諾圖化筒的數學基礎是邏輯代數，認真體會卡諾圖化簡的依據。

三、典型例題分析

例1-1將二進制數(K)U(XH.OOI)B轉換為對應的十進制數。

解：將每一位二進制數乘以該位的權值，然后相加，運算法則采用十進制的運算法則。可

得：

65432

(1011001,001)B=2X1+2X0+2X1+2X1+2X0

+21x0+2°x1+2-1x0+2-2x0+2-3x1

=64+0+16+8+0+0+1+0+0+0.125

=(89.125)D

例1-2將十進制小數(0.1875)D轉換為二進制小數。

解：用“乘2取整”法，按如下步驟轉換，運算法則采用十進制的運算法則。

0.1875X2=0.375......整數部分為0

0.3750X2=0.75......整數部分為0

0.7500X2=1.5......整數部分為1

0.5000X2=1.0......整數部分為1

小數部分已經是0,運算結束。

因此，(0.1875)D=(0.001l)Bo

例L3將(37.41)D轉化為二進制數，要求其誤差不大于2'\

解：由于整數和小數的轉換方法不同，分別對其整數部分和小數部分進行轉換，然后再將兩

部分轉換結果合并，可得對應的二進制數。運算法則采用十進制的運算法則。

(1)對整數部分處理：

低位

1

O

1

o

O

1

高位

(2)對小數部分處理：題目中要求其誤差不大于2工即小數部分保留到-5位號。

0.41X2=0.82......整數部分為0

0.82X2=1.64......整數部分為1

0.64X2=1.28......整數部分為1

0.28X2=0.56......整數部分為0

0.56X2=1.12......整數部分為1

所以(37.41方=(100101.01101)B

例L4設計一個三人表決電路，結果按“少數服從多數”的原則決定，但是其中一個人有最

終的否決權，即只要這個人不同意，這件事就不能通過，但是這個人如果同意了這件事，這

件事也不一定能通過，還要看另外兩個人的意見，結果按“少數服從多數”的原則決定。

解：

(1)約定：三個人的意見分別用字母從B、C表示，表決結果用字母Z表示。設同意

用邏輯“1”表示；不同意用邏輯“0”表示。表決結果通過用邏輯“1”表示；沒通過

用邏輯“0”表示。同時約定力是那個有最終的否決權的人。

(2)根據設計要求建立該邏輯函數的真值表。

ABCL

0000

0010

0100

0110

1000

1011

1101

1111

L=AB+AC

例1-5用卡諾圖化簡邏輯函數：L(A,8,C,￡>)=￡“(0,1,2,5,6,7,8,9,13,14)

解：函數以最小項表達式的形式給出，可以直接填入卡諾圖。可以有兩種圈法，分別如圖所

不。

LL

XD

或00011110

（a）第一種圈法（b）第二種圈法

從圖(a)寫出表達式：L=CD+BC+ABD+ACD+BCD

從圖(b)寫出表達式：L=CD+BC+ABC+ACD+BCD

例L6代數法化簡邏輯函數L^AB+ABC+ABD+AB(C+D)

解：

AB+ABC+ABD+AB(C+D)

=A3+ABC+ABD+ABC+ABD

=AB(\+C+D+C+D)

AB

四、思考題、習題及習題解答

1.判斷題

（1）在卡諾圖中幾何相鄰的兩個最小項一定是邏輯相鄰的。（V）

（2）邏輯代數中的0、1有數量的意思，與普通代數中的0、1俳。（X）

（3）卡諾圖中3個最小項可以圈在一起合并成一個乘積項?（X）

2.填空題

（1）（43.125）D=（O1OOOO11.OOO1OO1OO1O1）8421BCD

（2）在一個邏輯問題中，無關項是指：一種情況是（輸入變量的取值組合不會出現），另一

種情況是雖然輸入變量的取值組合會出現，但是這種情況對于后續控制沒有影響。

（3）邏輯代數中的三個規則是（代入規則）、（反演規則）、（對偶規則）

（4）邏輯函數的五種表示方法是（）（）（）（）（

（5）將十進制數30轉化成二進制數為（），其8421BCD碼形式（）。

（6）二進制碼的位數n與它所能表示的最大信息量m之間的關系是：m=（）。

(7)邏輯表達式L=(A+B)(A+C)的對偶式為(),L的非函數為()。

3.問答題

(1)什么是邏輯相鄰的最小項和邏輯相鄰的乘積項？

(2)什么是幾何相鄰的最小項和邏輯相鄰的乘積項？

(3)邏輯函數的二級與或形式的最簡的標準是什么？

(4)卡諾圖化簡邏輯函數的步驟是什么？

4.計算題

題1-1將(706.001)。轉化為十進制數。

解：運算法則采用十進制的運算法則。

2-123

(706.001)o=8x7+8'xO+8°x6+8xO+8xO+8-xl

=448+0+6+0+0H-------

512

題1-2將(44.375)D轉化為八進制數。

解：對整數部分采用“除8取余”法，運算法則采用十進制的運算法則。小數部分采用“乘

8取整”法，運算法則采用十進制的運算法則。兩部分結合在一起然后得到完整結果。

(1)對整數部分處理：

余數低位

高位

0

(2)對小數部分處理：

0.375X8=3.0.....整數部分為3

小數部分已經是0,運算結束。

所以，(44.375)D=(54.3)O

題L3將(7BA.E01)H轉化為十進制數。

解：運算法則采用十進制的運算法則。

21-12-3

(7BA.E01)H=16x7+16x11+16°x10+16x14+16-xO+16xl

題1-4將(154.3752轉化為十六進制數。

解：對整數部分采用“除16取余”法，運算法則采用十進制的運算法則。小數部分采用“乘

16取整”法，運算法則采用十進制的運算法則。兩部分結合在一起然后得到完整結果。

(1)對整數部分處理：

余數低位

16l154.........101

1699

0高位

(2)對小數部分處理：

0.375X16=6.0.....整數部分為6

因為小數部分已經是0,所以運算結束。

所以，(154.375)D=(9A.6)H

題1-5將二進制數(01101111010.1011)B轉換為對應的八進制數。

解：二進制數：001101111010.101100

八進制數：1572.54

所以，(01101111010.1011)B=(1572.54)o

題1-6將(374.26)。轉化為對應的二進制數。

解:(374.26)o=(011111100.010110)B

題1-7將(10101100)B和(O.IOIIUOI)B轉化為對應的十六進制數。

解：(10101100%=(AC)H

(0.10111101)B=(0.BD)H

題1-8將(AF4.76)H轉化為對應的二進制數。

解：(AF4.76)H=(101011110100.01110U0)B

題1-9用8421BCD碼表示十進制數(258.369)D。

解：(258.369)D=(001001011000.00110110IOOD^IBCD

題1-10用卡諾圖化簡邏輯函數

L(A,B,C,D)=￡?(0,2,4,6,8)+￡,(10,11,12,13,14,15)

解：

00011110

L=D

題LU在舉重比賽中，有三名裁判，其中包括一名主裁判和兩名副裁判。比賽時，只有主

裁判判定運動員成績有效，加上至少一名副裁判判定運動員成績有效時，該運動員的成績才

有效。列出真值表，并用邏輯電路實現該邏輯功能。

一個電動機的故障指示電路，要求如下：兩臺電動機同時工作時，綠燈亮；一臺電動機發生

故障時，黃燈亮；兩臺電動機同時故障時，紅燈亮。要求用與非門實現。

解：(1)約定：假設兩臺電動機分別用A,B表示，電動機正常工作用1表示，故障用0表

示；綠燈用G表示：黃燈用丫表示；紅燈用R表示，燈亮用1表示，燈不亮用0表

示(2分)

（2）列寫真值表（4分）

ABGYR

00001

01010

10010

11100

（2）寫出邏輯表達式（6分）:

G=AB=AB

YAB+ABAB+ABABAB；R=AB=AB

（3）畫出邏輯圖：（6分）

題1-12設計一個能實現兩個1位二進制數的全加運算和全減運算的組合邏輯電路，要求

用適當的門電路實現。加減控制信號用M表示，當M=0時為全加運算，M=1時為全減運算。

解：

（1）約定：被加數、被減數用A表示，加數、減數用8表示，低位來的進位、低位來的借

位用C/表示，和、差用S表示，向高位的進位、向高位的借位用C。表示。

（2）依照題意分析，列出1位全加、全減器的真值表

MABCIcosMABCIcos

000000100000

000101100111

001001101011

001110101110

010001110001

010110110100

011010111000

011111111111

得到輸出函數為

S(M,A,B,C7)=Z機(1,2,4,7,9,10,12,15)

CO(M,A,&C7)=工機(3,5,6,7,9,10,11,15)

(2)利用卡諾圖進行化簡(4分)

注意：卡諾圖的變量列寫順序可以不唯一，即答案不唯一

得到簡化的表達式:

S=ABCI+ABCI+ABCI+'ABCI

CO=BCI+MACI+MAB+MACI+MAB

(3)畫出邏輯電路圖(2分)

Cl—

M

也可以用異或門來實現。答案不唯一

題1-13用卡諾圖化簡邏輯函數

L(A,B,C,D)=Y(0,1,2,4.5,6,12)+,(3,8,10,11,14)

題1-14化簡邏輯函數

(1)用代數法化簡：Lt=AB+(A+B)

(2)用卡諾圖法化簡：〃2(A,B,C,D)=Xm(1,2,5,6,8,9,13,14)

題1-15試化簡邏輯函數為最簡與或式：F(A,B,C,D)=y(0,2,8,9),其約束條件為

AC+CD=0,并將結果轉換為與非-與非邏輯表達式。

答案：F=BD+AB

第二章邏輯門電路基礎

一、本章的核心、重點及前后聯系

（一）本章的核心

1、二極管的動態開關特性

2、三極管的動態開關特性

3、MOS管的動態開關特性

4、TTL門電路的參數

（二）本章的重點

1、TTL門電路的參數

2、MOS門電路的參數

（三）本章前后聯系

復習模擬電子技術基礎中二極管的靜態開關特性、三極管的靜態開關特性、MOS管的

靜態開關特性。

二、本章的基本概念、難點及學習方法指導

(―)本章的基本概念

1.輸出高電平％H

輸出高電平％H是一個電壓范圍，芯片SN7404的%H在2.4V和5V之間，其典型值為

3.4V。

2.標準輸出高電平

標準輸出高電平%H是輸出高電平的下限，也記做VoH,min＞，芯片SN7404的%H(min＞

為2.4V。

3.輸出低電平％L

輸出低電平％L是一個電壓范圍，芯片SN7404的％L在0V和04V之間，其典型值為

0.2Vo

4.標準輸出低電平匕L

標準輸出低電平是輸出低電平的上限，也記做%L(max)，芯片SN7404的心/max)

為0.4V。

5.輸入高電平匕H

輸入高電平KH是一個電壓范圍，芯片SN7404的匕H在2V和5V之間。

N

6.輸入高電平的下限VnI(min)(開門電平％)

輸入高電平的下限匕H,min)是輸出電壓為％L,m,x＞時對應的輸入電壓，即輸入高電平的

最小值，如果輸入的電壓值比這個值還要小的話，那么輸出的電壓值將要比%L,ma*>大，輸

出不能再被認為是低電平，非邏輯關系被破壞。芯片SN7404的匕H,min）值為2V。輸入高

電平的下限匕hmin，還有一個名字叫開門電平％N，因為當輸入為高電平的下限匕

時，輸出級的三極管T3處于飽和狀態，稱為開門，所以匕又稱為開門電平分N。

7.輸入低電平匕L

輸入低電平%是一個電壓范圍，芯片SN7404的匕L在°V和0.8V之間。

8.輸入低電平的上限匕-max）（關門電平％FF）

輸入低電平的上限匕L<max,是輸出電壓為LH,min，時對應的輸入電壓，即輸入低電平的

最大值，如果輸入的電壓值比這個值還要大的話，那么輸出的電壓值將要比小，輸

出不能再被認為是高電平，非邏輯關系被破壞。芯片SN7404的值為0.8V。輸入低

電平的上限匕L5g還有一個名字叫關門電平％FF，因為當輸入為低電平的上限V1L.max）

時，輸出級的三極管T3處于截止狀態，稱為關門，所以Kuma、，又稱為關門電平％FF。

9.噪聲容限電壓

在邏輯電路中，一個門的輸出信號要送給其它的門做為輸入信號。通過前面的分析可以

看出，門輸入的高、低電平范圍要比輸出的高、低電平范圍寬。這樣就有一個輸入的抗干擾

能力問題。以下分兩種情況討論。

（1）輸入高電平噪聲容限電壓（最大允許負向干擾電壓）

輸入高電平噪聲容限電壓中的“輸入”是指前一級門電路的輸出作為后面門電路的輸入,

特別提醒讀者注意理解。

高電平高電平

輸入高電平噪聲容限電壓是衡量門電路抗干擾能力的一個參數。在圖中，非門Gi的輸

出信號送給非門G2的輸入端。當G1輸出高電平時，非門G2的輸入端將送入高電平。G1輸

出的高電平在2.4V和5V之間，不會低于2.4V。而對于非門G2來說，在2V和5V之間的

電壓都算是輸入了高電平。

假設非門Gi輸出的高電平在2.4V,處于最小值，這是一種最壞的情況。有許多因素在

連接非門G1的輸出和非門G2的輸入端這根連接導線上串入干擾，如果在這根連線上串入了

一個正向干擾電壓，那么送入非門G2輸入端的電壓將會比2.4V還要高，對于非門G2來說，

這個電壓是高電平，所以串入正向干擾電壓不會出現邏輯錯誤。如果在這根線上串入了一個

負向干擾電壓，那么送入非門Gz輸入端的電壓將會比2.4V低，對于非門G2來說，只要這

個電壓不低于2V,對于非門G2來說，這個電壓還是高電平，所以在這根連線上串入的負向

干擾電壓不能大于2.4-2.0=0.4V,這是最壞的情況。

如果非門Gi輸出的高電平沒有處于最小值，比2.4V大，比如為3.6V,不是最壞的情

況，那么在這根連線上串入的負向干擾電壓最大就可以達到3.620=1.6V而不會引起邏輯錯

誤。

當一個電路在正常工作時，非門Gi輸出的高電平可能是2.4V和5V之間的任意值，這

決定于不同的時刻電路的帶負載情況，所以我們要考慮最壞的情況。輸入高電平噪聲容限又

稱為最大允許負向干擾電壓。

輸入高電平噪聲容限VNH=V0Hlmin）-V0N=VOHlmin）-V1H（min）=2.4V-2.0V=0.4Vo

（2）輸入低電平噪聲容限電壓（最大允許正向干擾電壓）

低電平低電平

輸入低電平噪聲容限電壓也是衡量門電路抗干擾能力的一個參數。在圖中，非門G1的

輸出信號送給非門G2的輸入端。當Gi輸出低電平時，非門G2的輸入端將送入低電平。G,

輸出的低電平在0V和0.4V之間，不會高于04V。而對于非門G?來說，在0V和0.8V之間

的電壓都算是輸入了低電平。

假設非門Gi輸出的低電平在0.4V,處于最大值，這是一種最壞的情況。有許多因素在

連接非門G,的輸出和非門G2的輸入端這根連接導線上串入干擾，如果在這根連線上串入了

一個負向干擾電壓，那么送入非門G?輸入端的電壓將會比0.4V還要低，對于非門G2來說，

這個電壓是低電平，所以串入負向干擾電壓不會出現邏輯錯誤。如果在這根線上串入了一個

正向干擾電壓，那么送入非門G2輸入端的電壓將會比0.4V高，對于非門G2來說，只要這

個電壓不高于0.8V,對于非門G2來說，這個電壓還能算是低電平，所以在這根連線上串入

的正向干擾電壓不能大于0.8-0.4=0.4V,這是最壞的情況。

如果非門Gi輸出的低電平沒有處于最大值，比0.4V小，不是最壞的情況，比如為0.2V,

那么在這根連線上串入的正向干擾電壓最大就可以達到0.8-0.2=0.6V,而不會引起邏輯錯誤。

當一個電路在正常工作時，非門G1輸出的低電平可能是0V和0.4V之間的任意值，這

決定于不同的時刻電路的帶負載情況，所以我們要考慮最壞的情況。輸入低電平噪聲容限又

稱為最大允許正向干擾電壓。

輸入低電平噪聲容限VNL=V0FF-V0L（max）=VIL（max）-VOL,max）=0.8V-0.4V=0.4V。

（二）本章難點及學習方法指導

門電路的參數

三、典型例題分析

1.填空

（1）己知二輸入TTL與非門，門電路參數為/°H=lmA,/OL=20mA,如=50?

/iL=1.43mA,VoHmin=2.4V,Votmax=0.4V,ViLmax=1.35V,ViHmin=1.5V,

則其高電平噪聲容限電壓VNH=（2.4-1.5=0.9）,扇出系數No=（20/1.43=13）。

（2）在正邏輯體制中，高電平表示1，低電平表示。。

（3）二極管的開關特性包括（動態開關特性）和（靜態開關特性）。

（4）二極管的兩個狀態是（）和（）。

（5）在邏輯電路中，若規定高電平用1表示，低電平用0表示，則稱之為（）邏輯；

若規定高電平用0表示，低電平用1表示，則稱之為（）邏輯。

2.問答題

（1）什么是二極管的動態開關特性？

（2）什么是反向恢復過程？

（3）什么是正邏輯體制？

（4）什么是負邏輯體制？

四、思考題、習題及習題解答

1.填空

（1）已知二輸入TTL與非門，門電路參數為/°H=lmA,/OL=20mA,ZIH=50PA

/iL=1.43mA,VoHmin=2.4V,Voi.max=0.4V,Vkmax=l.35V,ViHmin=1.5V,

則其高電平噪聲容限電壓VNH=（2.4-1.5=0.9），扇出系數No=（20/1.43=13）。

（2）在負邏輯體制中，高電平表示。，低電平表示1。

（3）三極管的開關特性包括（動態開關特性）和（靜態開關特性）。

（4）三極管的三個狀態是（）、（）和（）。

2.問答題

（1）什么是反向恢復過程？

（2）什么是三極管的動態開關特性？

（3）什么是負邏輯體制？

第三章組合邏輯電路

一、本章的核心、重點及前后聯系

（一）本章的核心

1、組合邏輯電路的分析

2、組合邏輯電路的設計

3、MSI芯片的應用

（二）本章的重點

1、組合邏輯電路的分析

2、組合邏輯電路的設計

3、74138芯片

4、74151芯片

（三）本章前后聯系

第一章是本章學習的基礎，組合邏輯電路時后面時序邏輯電路的組成部分。

二、本章的基本概念、難點及學習方法指導

（一）本章的基本概念

1、組合邏輯電路：

在任意時刻，組合邏輯電路的輸出信號僅僅取決于該時刻電路的各個輸入信號，而與該

時刻之前的輸入信號的取值無關。

組合邏輯電路在結構上的特點為：一是輸入、輸出之間沒有反饋延遲通路；二是電路中

不含有記憶單元。

2、不完全描述的邏輯問題：含無關項的邏輯問題的描述。

3、完全描述的邏輯問題：不含無關項的邏輯問題的描述。

4,編碼器

5、優先編碼器

7、譯碼器

8、國標符號

9、數據選擇器

（二）本章難點及學習方法指導

本章中所用到的概念在自第一章中已經介紹，要求復習這些概念。

本章難點是組合邏輯電路的設計。

組合邏輯電路的設計過程通常可按如下步驟來進行：

（-）進行邏輯抽象

在許多情況下，提出的設計要求是用文字描述的一個具有一定因果邏輯關系的事件。通

過邏輯抽象，可以將這個因果關系抽象成為用邏輯函數來進行描述。邏輯抽象過程通過一系

列約定來完成，具體如下：

1.確定輸入變量和輸出變量。一般，將引起事件發生的原因定為輸入變量，而把事件

的結果作為輸出變量。

2.定義邏輯狀態“0”、“1”的含義。用二值邏輯的“0”、“1”分別代表每個變量的兩

種不同狀態。而“0”、“I”的具體含義完全由設計者人為選定，這項工作也叫做邏輯變量賺

值。

3.列出邏輯真值表。根據給定的因果關系，列出真值表。至此，已將一個實際的邏輯

問題抽象成一個邏輯函數。而且，邏輯這個邏輯函數首先是以真值表的形式描述的。

（二）寫出邏輯函數表達式

為了便于對邏輯函數進行化簡和變換，需要將真值表轉換成為對應的邏輯函數表達式的

形式。

（三）選定器件的類型

為了產生所需要的邏輯函數，既可以用小規模集成的門電路組成相應的邏輯電路，也可

以用中規模集成的常用組合邏輯器件或者可編程器件等構成相應的邏輯電路。應根據對電路

的具體要求和器件的資源情況決定采用哪種類型的器件。

（四）將邏輯函數表達式化簡或者變換成適當的形式

在使用小規模集成（SSI,SmallScaleIntegration）的門電路進行設計時，為獲得最簡

的設計結果，首先應該將邏輯函數表達式化成最簡與或式，即函數式中的乘積項的個數最少，

而且每個乘積項中的因子也最少。如果對所用器件的類型有附加的限制（例如，只允許用單

一類型的與非門），則還應將函數式變換成與器件類型相應的形式（例如，將函數式化成與

非一與非的形式）。使用小規模集成和中規模集成（MSI,MediumScaleIntegration）的組

合邏輯電路芯片設計組合邏輯電路的具體方法將在本章介紹。使用存儲器和可編程邏輯器件

（PLD）設計組合邏輯電路的具體方法將在第八章中介紹。

目前，用于邏輯設計的計算機輔助設計軟件幾乎都具有對邏輯函數進行化簡或者變換的

功能。因此，這一部分工作可以由計算機自動完成。

（五）畫邏輯電路圖

根據化簡或者變換后的邏輯函數式，畫出邏輯電路的連線圖，至此，原理性設計（即邏

輯設計）已經完成。最后，還需進行工藝設計，完成組裝，調試。

三、典型例題分析

例3-1組合邏輯電路如圖所示，分析該電路的邏輯功能。

解：11u;怪？u食臺借餡~榜鶴；怪迪蜿？_0:N咕榜h境？一黑尸

P=ABC

L=AP+BP+CP=AABC+BABC+CABC

2S日NHc0BNNNek盲Rw<Ph?@b謝

Rwi

L=ABC(A+B+C)=ABC+A+B+C=ABC+ABC

3luh蜿？_RMw<Ph?

bc坐Jh境？_:N$N*Ng\y?N?

R榭，口ABcL

4R怪；.

000

1uw〈Ph幼/0BOCN*N

0011

MB5u^搞陶@bStN5M

0Q1

N縱5u管臺。娜N翡'5ufil

w<Ph?ftM1N1\照011

N姬l-N摘鶴粵蟒^gN*N膏101

判鬻T；怪？u食臺R怪箕1Q1

101

110

例3-2解N*N5u幅：g酎鰥6R船/okp!0I}O/2SS"NN

裁搞eQm.憎彈c?解Ao0Lfi心搞鶴(WTNgN翻

洛T鰥g$N*NtiN酎鰥II嶺鰥操機HQ餃pf媾0食罩vQ!k:?

岬O^fcgqNff{^g?%'^酎鰥6R5u7400嬉小4?2搞

eQ食N槁解0

解：14。A春4R+Rh?yg都kpf?0f嫣T金音8、N?

?biT官c棉?i-N到官Bleg1h?y?0h?yL0QhGL2R+Rh?|g

翹f嫣T余昔8*N到搞鶴酹鯽II1h?y\霸0h?9

2Rfi

/0/|/?LxLi

000000

001001

010010

011010

100100

101100

110100

111100

（3）對三個輸出信號，分別用卡諾圖化簡，如圖所示，得到各輸出信號的最簡與-

或邏輯表達式。

A)=/o

6

L2=I0Ilf2

（4）根據要求，將上式轉換為與非表達式：

4=，＜）

L、=/。人

=/0^z2

L2=/O/,72

（5）畫出邏輯圖如圖所示，可用兩片集成與非門74X00來實現。

例3-3某多輸出組合邏輯函數的真值表如表所示，試用74X138譯碼器和必要的門電路實

現該多輸出組合邏輯函數。

例3-3的真值表

輸入輸出

ABCLFG

000001

001100

010101

0110I0

100101

101010

110011

111100

解：

(1)由真值表可知，該組合邏輯函數具有三個輸入變量，所以選用一片74X138即可。

又由于74X138的譯碼輸出是以最小項的非%~而7的形式給出的，所以需要將邏輯函數轉

換成而0~歷的函數形式，即先寫出各輸出的最小項表達式。

L(A,B,C)=~ABC+~ABC+ABC+AB=+m2++m-1=-m2-m4-m-,

F(A,B,C)=ABC+ABC+ABC=+m5+m6=m3-m5-m6

G(A,B,C)=JBC+ABC+ABC+ABC=加。+機2+愕4+加6=加0，根2?加46

(2)當G1=l、G.=0和G2B=0時,74X138的八個輸出的邏輯表達式為