數(shù)字電路與邏輯設(shè)計(jì)模擬試卷1_第1頁
數(shù)字電路與邏輯設(shè)計(jì)模擬試卷1_第2頁
數(shù)字電路與邏輯設(shè)計(jì)模擬試卷1_第3頁
數(shù)字電路與邏輯設(shè)計(jì)模擬試卷1_第4頁
全文預(yù)覽已結(jié)束

數(shù)字電路與邏輯設(shè)計(jì)模擬試卷1.docx 免費(fèi)下載

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

經(jīng)典word整理文檔，僅參考，雙擊此處可刪除頁眉頁腳。本資料屬于網(wǎng)絡(luò)整理，如有侵權(quán)，請(qǐng)聯(lián)系刪除，謝謝！北京語言大學(xué)網(wǎng)絡(luò)教育學(xué)院12分B2。觸發(fā)器有兩個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要B個(gè)觸發(fā)器。2A門8。“0A。以下各電路中，多諧振蕩器B可以產(chǎn)生脈沖定時(shí)。單穩(wěn)態(tài)觸發(fā)器石英晶體多諧振蕩器施密特觸發(fā)器下列邏輯電路中為時(shí)序邏輯電路的是變量譯碼器加法器數(shù)碼寄存器數(shù)據(jù)選擇器同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者C。B。沒有觸發(fā)器沒有統(tǒng)一的時(shí)鐘脈沖控制輸出只與內(nèi)部狀態(tài)有關(guān)沒有穩(wěn)定狀態(tài)當(dāng)用專用輸出結(jié)構(gòu)的L設(shè)計(jì)時(shí)序邏輯電路時(shí)須還要具備有A。觸發(fā)器晶體管MOS管電容當(dāng)用異步I/O輸出結(jié)構(gòu)的L設(shè)計(jì)邏輯電路時(shí)們相當(dāng)于A。組合邏輯電路存儲(chǔ)器時(shí)序邏輯電路數(shù)模轉(zhuǎn)換器1卷第1頁共4頁要構(gòu)成容量為4K×8的24D的。853。。何種輸入情況下或非”運(yùn)算的結(jié)果是邏輯0。。；；；；TQQ。n；；；；Q。D2碼比TTTFTTFT24.DQQFnN2NT11卷第2頁共4頁。82、。__同步____異_27.0和11140和1

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論