第六章采用中、大規模集成電路

的邏輯設計本章內容：加法器、數值比較器、譯碼器、多路選擇器、計數器、寄存器、只讀存儲器、可編程邏輯陣列一、二進制并行加法器1.一般并行加法器的缺點C0S0A0B0C-1C1S1A1B1C0C2S2A2B2C1C3S3A3B3C2CiSiAiBiCi-12.改進（先行進位并行加法器）Ci=（Ai+Bi）Ci-1+AiBi設Pi=Ai+Bi，Gi=AiBi用代入法：C0=P0C-1+G0C1=P1P0C+P1G0+G1C2=P2P1P0C+P2P1G0+P2G1+G2C3=P3P2P1P0C+P3P2P1G0+P3P2G1+P3G2+G3F4F3F2F1A4A3A2A1B4B3B2B1FC4C074283四位二進制加法器3.芯片舉例例1、用74283設計一個四位加法/減法器。分析：加法可直接實現；減法：[A-B]補=[A]補+[-B]補

[-B]補=[B]原按位求反，末位+1所以增加一個功能控制端M=0，加法，C0=0=1，減法，C0=1例2、用74283設計一個8421BCD碼到余3碼的代碼轉換器。例3、用74283設計一個1位十進制數加法器。用BCD碼表示一位十進制數，由于74283進行的是二進制加法運算，所以需要對運算結果進行修正。十二進制和8421BCD和修正標志012345678900000000010001000011001000010100110001110100001001000000000100010000110010000101001100011101000010010000000000十二進制和8421BCD和修正標志101112131415161718190101001011011000110101110011111000010001100101001110000100011001010011101001010110110101111100011001111111111110111213141516171819和的范圍為0到19，在0~9范圍時，直接輸出；在10~19范圍時，需要+6修正，所以需兩片74283芯片。A4A3A2A1B4B3B2B1F4F3F2F1FC4C0修正標志：F=FC4+F2F4+F3F4A4A3A2A1B4B3B2B1F4F3F2F1FC4C000000110修正標志二、數值比較器7485

A<B，A>B，A=B為三個級聯輸入端，用于擴展比較數的位數：一片4位，兩片8位，n片4n位。級聯時高位7485的級聯輸入端分別連接低位7485的三個輸出端，只用1片7485時，三個級聯輸入端應分別接001。

A3B3A2B2A1B1A0B0A>BA<BA=BFA>BFA<BFA=B7485三、譯碼器譯碼器是將二進制代碼翻譯成十進制數字或字符的電路，如：數字儀表顯示器、地址譯碼器、指令譯碼器等。譯碼器是n輸入，2n輸出的電路。常見有二-四譯碼器，三-八譯碼器，四-十六譯碼器等。以三、八譯碼器（74138）為例。

3線－8線譯碼器的邏輯電路A2A1A0&&&&&&&&1G7G6G5G4G3G2G1G01174138三-八譯碼器Y7Y6Y5Y4Y3Y2Y1Y0A2A1A0S3S2S1輸出端使能控制端輸入端S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y71001001001001001001001000??0??000001010011100101110111??????01111111101111111101111111101111111101111111101111111101111111101111111111111111真值表：

Y0=M0=m0

Y1=M1=m1

Y3=M3=m3

Y2=M2=m2

Y4=M4=m4

Y7=M7=m7

Y6=M6=m6

Y5=M5=m5應用舉例1.地址譯碼器實例A7……A0………………地址線（8條）256內存單元01255……地址譯碼器微處理器2.用74138實現全減器全減器：考慮低位向高位的借位的減法運算邏輯電路。AiBiGi-1Di

Gi真值表：AiBiGi-1DiGi00000101001100111101AiBiGi-1DiGi10010111011110000011Di=m1+m2+m4+m7=m1m2m4m7Gi=m1+m2+m3+m7=m1m2m3m7=Y1Y2Y3Y7=Y1Y2Y4Y7電路圖：A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0&。DiGi&。AiBiGi-1S3S2S10013.用74138實現四-十六譯碼器ABCDY0Y1Y2Y3Y4Y5Y6Y7Y0Y1Y2Y3Y4Y5Y6Y700000001001000110100010101100111011111111111111110111111111111111101111111111111111011111111111111110111111111111111101111111111111111011111111111111110111111111000100110101011110011011110111111111111011111111111111110111111111111111101111111111111111011111111111111110111111111111111101111111111111111011111111111111110分析：四輸入，十六輸出，需要用兩片74138；

0000~0111時，74138Ⅰ工作，

1000~1111時，74138Ⅱ工作。Y7Y6Y5Y4Y3Y2Y1Y0A2A1A0S3S2S1Y7Y6Y5Y4Y3Y2Y1Y0A2A1A0S3S2S174138Ⅰ74138ⅡBCDA0100四、多路選擇器多路選擇器是多輸入，單輸出的組合邏輯電路，其功能為從多個輸入中選擇一個傳送到輸出端口。常見有四路選擇器、八路選擇器、十六路選擇器等。A1A0D3D2D1D0W選擇控制端輸出端輸入端74153

W=A1A0D0+A1A0D1+A1A0D2+A1A0D3A1A0D0D1D2D3W00011011d0

ΦΦΦΦd1ΦΦΦΦd2Φ

ΦΦΦd3d0d1d2d3多路選擇器可實現任意一個n變量的邏輯函數，一般取其中的n-1個變量作為多路選擇器的選擇信號，另外一個變量作為數據輸入。舉例例1.用74153實現設A1=1，A0=B，Di=C形式轉換練習：用74153實現F（A，B）=AB+ABA1A0D3D2D1D0W0110ABF課前練習：用JK觸發器設計一個十進制同步遞增計數器。狀態圖：0000000100100011010010011000011101100101狀態表：Q4Q3Q2Q1Q4n+1Q3n+1Q2n+1Q1n+100000001001000110100010101100111100010011010101111001101111011110001001000110100010101100111100010010000dQnQn+1JK000110110d1dd1d0激勵表：畫激勵函數卡諾圖J4=Q3Q2Q1，K4=Q1，J3=K3=Q2Q1J2=Q4Q1，K2=Q1，J1=K1=1畫電路圖檢測：由所設計電路圖可得：Q4n+1=Q3Q2Q1Q4+Q1Q4Q3n+1=Q2Q1Q3+Q2Q1Q3Q2n+1=Q4Q2Q1+Q1Q2Q1n+1=Q10000000100100011010001010110011110001001101010111101110011111110有自恢復能力五、計數器計數器是對輸入脈沖信號進行計數的時序邏輯部件。分類：脈沖信號同步異步計數進制十進制二進制N進制計數方法可逆計數減法計數加法計數四位二進制可逆計數器74193CrLDDCBACPUCPDQDQCQBQA1×××××

××000000dcba

××dcba01××××1加1計數01××××1減1計數ABCDQAQBQCQDQCBQCCCrLDCPDCPU74193Cr：清0；LD：預置控制，Cr=0的前提下，若LD=0，則使輸出端為輸入信號，LD=1時開始計數；D，C，B，A：數據輸入端，用于設置計數初值；CPU，CPD：計數脈沖QDQCQBQA：計數值輸出；

QCC，QCB：進位、借位輸出計數過程：1100101110101111000010000001001000110100010101100111100111011110QCCQCB舉例：用74193可實現任意模M計數器（M≤16）。例1.用74193設計模10加法計數器。0000100000010010001101000101011001111001分析：利用74193的清0功能，當計數值由1001變到1010瞬間，計數值清0。1010LDCPDCPU1cpABCD1QCBQCCCr74193QAQBQCQD&Q0Q1Q2Q30101例2.用74193設計模12遞減計數器。1100101110101111110111101000011101100101010010010011分析：在輸出由0100變到0011的瞬間，輸出值又回到1111（由預置功能實現）。ABCDQAQBQCQDQCBQCCCrLDCPDCPU74193≥1Q0Q1Q2Q3111101100例3.用74193實現兩位十進制遞增計數器。ABCDQAQBQCQDQCBQCCCrLDCPDCPU74193高ABCDQAQBQCQDQCBQCCCrLDCPDCPU74193低Q0Q1Q2Q3Q0Q1Q2Q3&1111cp&六、寄存器寄存器是用于接收、存放、傳送數據的電路。可用時序邏輯電路實現，也可用組合邏輯電路實現。分類：按功能分按傳輸方式串入-串出移位寄存器基本寄存器串入-并出并入-串出并入-并出

中規模集成四位雙向移位寄存器74194CrCPMBMADRDLD0D1D2D3Q0Q1Q2Q30×××××××××10××××××××1

1

1×

×d0d1d2d31011×××××1

010×××××110×1××××110×0××××1

00××××××0000保持d0d1d2d31Q0nQ1nQ2n0Q0nQ1nQ2nQ1nQ2nQ3n1Q1nQ2nQ3n0保持D3D2D1D0Q3Q2Q1Q0DRMAMBcpCr74194DLD0D1D2D3：并行數據輸入端DR：右移控制DL：左移控制Q0Q1Q2Q3：數據輸出11送數01右移10左移00保持MBMA：工作方式控制舉例用74194構成模4環形計數器（初態1100）狀態圖1100011000111001分析：當Q3=0時，相當于右移補0；

Q3=1時，相當于右移補1。D3D2D1D0Q3Q2Q1Q0DRMAMBCPCr74194DL0011cp1開始時MBMA輸入11，并行輸入1100，然后將MBMA變為01，右移數據。1101七、只讀存儲器存儲器RAMROM動態DRAM靜態SRAM掩膜ROM可擦編程EROM可編程PROM

1.ROM結構?不連通連通不可編程連通可編程&&&&&&&&≥1≥1????????????????????????A0A1A2F0F1n位地址輸入，m位數據輸出，存儲容量為存儲容量：2n×m位????????????????????????A0A0A1A1A2A2F0F1與陣列或陣列陣列邏輯圖畫法例1.用ROM實現一個二進制數到格雷碼的代碼轉換器B3B2B1B0G3G2G1G00000000100100011010001010110011100000001001100100110011101010100B3B2B1B0G3G2G1G01000100110101011110011011110111111001101111111101010101110011000B3B3B2B2B1B1B0B00123456789101112131415G0G1G2G3????????????????????????????????????????????????????????????????

例2.用ROM實現一個л發生器,輸入為四位二進制數（由計數器產生0-15）,輸出為8421BCD碼,串行地產生常數л=3.14159263589793。A3A2A1A0F3F2F1F0л0000000100100011010001010110011100110001