1、基于USB3.0總線的衛星數傳基帶數據接收模塊設計張建建上海航天電子技術研究所 上海 201109摘要：衛星數傳基帶數據接收是衛星數傳系統測試的基礎。通過對USB3.0總線協議的分析，提出了一種基于USB3.0總線的衛星數傳基帶數據接收模塊的設計方法。該模塊以FPGA和USB 3.0接口芯片（CYUSB3014）為核心，采用FPGA實現數據流的同步、加擾、RS譯碼操作，采用USB3.0接口芯片實現數傳數據接收。經試驗證明，該模塊結合PC機，數據接收速率可到2.1Gbps，與主流基于CPCIeVPX高速串行總線的數據接收平臺相比，成本降低顯著，便攜性高。關鍵詞：USB3.0總線、數傳、 高速 、

2、經濟a baseband data-receiving module of the Satellite data-transmission system Based on USB3.0 BusZhang jian jian Shanghai aerospace electronic technology institute ,Shanghai 201109,ChinaAbstract: To test a satellite data-transmission system. Baseband data has to be received first.According to the USB

3、3.0 Specification , proposes a new design of baseband data-receiving module .With FPGA ,the module carries on the data streams synchronization，scrambling and RS Decoding.It succeeds in communication with the computer depended on USB3.0 BUS controller (CYUSB3014).And the test results show the upload

4、data rate is up to 2.1Gbps.Compared with the data-receiving platform based on CPCIeVPX BUS，it is more economic and more portable .Key words: USB3.0 Bus ,Satellite data transmission, high-speed , economic0 引言隨著星基遙感探測技術的發展，衛星數傳基帶數據的速率日愈提高。在地面驗證時，上Gbps的數據需要實時同步、解擾、譯碼后存儲。目前主流解決方案是基于高速串行總線CPCIeVPX的接收板卡，并

5、配置機箱和控制器實現數據的接收。機箱和控制器雖是貨架產品，但價格居高不下。基于高速串行總線CPCIeVPX的接收板卡無貨架產品，需根據CCSDS協議定制，價格不菲。USB3.0總線高達5Gbps的理論帶寬，為數傳基帶數據的接收提供了一種新的解決途徑。采用支持USB3.0接口的衛星數傳基帶數據接收模塊,結合普通PC機，可構成一個高速數據接收平臺。而USB接口的廣泛使用，即插即用的特性，也保證了該平臺的經濟性和便攜性。-作者簡介：張建建（1978 -），男，浙江省湖州市人，高級工程師，主要從事自動化測試技術方向的研究。1 系統組成及原理1.1USB3.0總線USB總線是一種成熟的串行總線，廣泛應用

6、于計算機外設的聯接。USB3.0總線與早期的USB2.0總線相比，性能有了質的飛躍，如表1所示。表1 USB2.0與USB3.0特性對比特性USB2.0USB3.0芯數48工作模式半雙工全雙工理論速率480Mbps5Gbps供電電流500mA900mA由上表可知，USB2.0總線半雙工模式、480Mbps理論帶寬的限制，不適用高速數傳數據的接收。而USB3.0總線5Gbps的理論帶寬、全雙工模式，可有效應對衛星數傳系統上Gbps傳輸速率的需求。其900mA供電電流為接收模塊提供更高的工作功率；USB總線熱插拔、即插即用的特性，也便于數據接收模塊的快速應用。1.2 架構設計數傳基帶數據接收模塊架

7、構設計上綜合考慮了通用性、低功耗的要求，最終采用LVDS接口電路 + FPGA + USB接口芯片模式。LVDS接口電路把數傳基帶LVDS信號轉換為LVTTL信號；FPGA作為前級單元，其可配置特性為數據的預處理，提供了良好的通用性；與FPGA聯接的RAM器件，用于板級的數據緩沖；E2PROM芯片存儲固件程序，在上電時自動載入USB接口芯片運行，與上位機USB口通訊，如圖1所示。圖1 數傳數據接收模塊原理框圖數傳基帶數據通過LVDS接口芯片轉換為LVTTL電平后，輸入FPGA；由FPGA協同RAM完成數據的同步、解擾、譯碼后，通過GPIF-II通訊接口送入USB接口芯片；在USB接口芯片固件程

8、序的調度下，實時向上位機傳送數據。數傳基帶數據接收模塊工作在slave模式下，通過USB口與上位機連接；上位機采用支持USB3.0接口的PC機，工作在host模式下，用于數據接收模塊的識別、管理和數據吞吐。電源管理USB總線接口為數據接收模塊提供5V,900mA的電源，通過TI公司的TPS70448PWP、TPS70445PWP電源管理芯片，轉換為3.3V、2.5V和1.2V電壓提供給FPGA、USB接口芯片等電路。在硬件設計，采用濾波電路，降低電源紋波，保證電壓的穩定和精度。USB接口芯片USB接口芯片選用CYPRESS公司的CYUSB3014。該芯片符合 USB3.0規范 1.0版，向下兼

9、容USB2.0總線；支持5Gbps物理層傳輸速率；具備100MHz通用可編程接口GPIF-II，支持8/16/32bit數據總線，16根可配置控制線；內置32bitCPU ARM926EJ 內核，512KB SRAM；支持I2C、I2S、UART、SPI等外設接口；時鐘輸入頻率19.2、 26、 38.4和 52 MHz可選；內核和 I/O區供電獨立；內核斷電模式下功耗低于60A。FPGA芯片FPGA是數據接收模塊的核心,綜合考慮芯片邏輯資源量、最大時鐘頻率、I/O引腳數、價格等因素，選用Altera公司CycloneIII系列EP3C40F324I8。該芯片具有39600個邏輯單元，126個

10、M9K嵌入式存儲器模塊，126個18xl8的嵌入式硬件乘法器，4個PLL鎖相環，最多195個設計可用I/O引腳。E2PROM芯片E2PROM芯片選用24LC256芯片，支持I2C接口，存儲容量為256Kbit.通過I2C接口與USB接口芯片CYUSB3014通訊，存儲數據接收模塊的固件程序。當數據接收模塊上電時，自動載入CYUSB3014運行。2 FPGA設計FPGA作為主控單元，控制RAM完成數據的緩沖和接收預處理，并發起、完成與USB接口芯片GPIF-II接口的通訊。根據上述設計思想，FPGA邏輯模塊主要劃分為:時鐘管理模塊、同步模塊、解擾模塊、串并轉換模塊、譯碼模塊、RAM控制模塊、調度

11、模塊和GPIF-II通訊接口模塊，如圖2所示。圖2 FPGA邏輯框圖時鐘管理模塊完成FPGA中時鐘樹的設計，采用內部PLL鎖相環生成各類時鐘頻率，保證時鐘的周期、占空比、延時及抖動要求。FPGA工作主時鐘為100MHz。 同步模塊采用移位寄存器的方式，將串行數據與預置的固定32bit幀頭比對；找到幀頭后，生成同步信號，完成數據的幀同步。解擾模塊根據CCSDS標準，數傳基帶數據做了加擾處理，在接收端需做相應的解擾處理。解擾的實現方法是用一個隨機序列與不包括同步標志的數據異或。可根據設計的需要，配置隨機序列的生成多項式。串并轉換模塊采用移位寄存器將輸入的串行數據轉換為32bit的并行數據，提高數據

12、處理帶寬。譯碼模塊根據CCSDS標準，數傳基帶數據做了信道編碼。本設計中實現了RS(255,223)譯碼。RAM控制模塊RAM控制模塊實現FPGA片外雙口RAM的讀寫控制，支持數據的同時存取，具有獨立的控制線、地址線及數據線，實現兵乓緩沖機制。RAM作為譯碼模塊和GPIF-II通訊接口模塊間數據緩沖單元。雙口RAM的應用，把FPGA設計隔離成兩個獨立的時鐘域，簡化了GPIF-II通訊接口模塊的設計，降低了時序約束的要求。調度模塊調度模塊是FPGA邏輯設計中的核心模塊，采用狀態機設計。主要實現：監視譯碼模塊輸出譯碼標識信號FLAG,當FLAG為高，把數據寫入片外RAM,并遞增地址；當上半區寫滿時

13、，送通訊請求信號RQST給GPIF-II通訊接口模塊，同時上半區寫使能無效；GPIF-II通訊接口模塊讀取上半區數據，送往上位機，然后置上半區寫使能有效；當下半區寫滿時，同樣送通訊請求信號RQST給GPIF-II通訊接口模塊，同時下半區寫使能無效；GPIF-II通訊接口模塊讀取下半區數據，送往上位機，然后置下半區寫使能有效。重復上述兵乓緩沖機制，實現高速數據流的不間斷接收。 GPIF-II接口控制模塊設計GPIF-II是USB接口芯片CYUSB3014的高性能通用可編程接口。GPIF-II是一種可編程狀態機，可配置為工業標準或專用接口中的主、從器件。在此設計中，GPIF-II配置為同步從FIF

14、O寫入接口，接收FPGA送來的高速數據。FPGA的GPIF-II接口控制模塊，是數據傳輸發起方。接口圖如圖3。圖3 同步從FIFO寫入接口圖GPIF-II接口控制模塊按下述時序把數據，寫入USB控制芯片，時序圖如圖4所示： 保持FIFO 地址穩定且SLCS#信號置低；FPGA將數據D31:0輸出至數據總線上；SLWR#置低，數據在PCLK 的上升沿寫入FIFO,FIFO 指針遞增；FIFO 的FLAGA，FLAGB信號標志在時鐘上升沿更新，分別標識FIFO上下半區的空、滿狀態。圖4 GPIF-II接口控制模塊寫入時序圖在本設計中，GPIF-II配置為100MHz，數據寬度32bit，成功實現了

15、400MBps的突發傳輸速率。3、軟件設計數據接收模塊軟件自上而下分別是應用程序、驅動程序和固件程序。其中應用程序和驅動程序運行在上位機；固件程序運行在USB接口芯片CYUSB3014。驅動程序數據接收模塊作為外設，與PC機連接，需要驅動程序。本設計中，驅動程序使用CYPRESS公司隨芯片CYUSB3014提供的CYUSB.SYS驅動程序。該驅動程序支持32/64位Windows操作系統，適用于定制的USB應用。該驅動與WDM兼容，主要完成以下工作：初始化；創建和刪除設備；處理Win32/64打開、關閉文件句柄的請求；處理Win32/64輸入/輸出請求；訪問硬件；熱插拔設備的加入和刪除；電源管

16、理等。使用該驅動，只需修改CyUSB.INF文件，減少了開發時間，提高了軟件的可靠性。修改內容包括添加產品標識符（PID）和制造商標識符(VID)；替換驅動安裝時顯示的字符；生成一個全局統一標志符(GUID)等。固件程序固件程序采用C語言設計，主要功能是控制USB接口芯片接收并處理USB設備驅動程序的請求。程序主要分為三個模塊：初始化模塊、控制模塊和USB通信模塊。初始化模塊完成設備的初始化配置，如地址、GPIF-II接口工作模式等；控制模塊對數據流控制，如同步頭設置、譯碼的使能、數據接收的啟動停止等；USB通信模塊負責上位機與前端硬件FPGA的通信，是固件程序的核心。USB通信模塊關鍵目標是

17、使USB接口吞吐速率最大，因此設計成中斷模式，由中斷服務程序負責數據的讀取。中斷服務程序與主程序間通過事件標志和數據緩沖區交互。USB接口芯片的EP6端口作為輸入數據的緩沖區，當緩沖區滿后，向CPU發送一個中斷請求。CPU立即響應該請求，讀取完緩沖區的數據后，清除EP6端口緩沖區滿狀態,EP6端口緩沖區可接收下一組數據。中斷服務程序代碼如下：Void ISR_Ep6in(void) interrupt 0/中斷服務程序入口if(Ep6InFifo_Full)DataTx();/Ep6端口FIFO滿，CPU讀取數據USB_IRQ_CLEAR();/清中斷寄存器USBIRQ = bmEp6IN/E

18、p6in端口滿中斷使能Ep6端口發送數據函數代碼如下：Void DataTx(void)/ Ep6端口發送數據if (IN_ENABLE )/ 數據接收允許GPIFTCB1 = 0 x01;/設置發送數據幀為256雙字GPIFTCB0 = 0 x00;Setup_FLOWSTATE_Read();/建立GPIF-II FIFO讀操作流狀態寄存器GPIFTRIG = GPIFTRIGRD | GPIF_EP6; /映射讀操作到EP6端口FIFOElse/ 數據接收禁止FIFORESET = Ox06;/EP6端口FIFO復位應用程序應用程序提供人機操作界面；實現數據接收模塊的識別和裝載；實現數據

19、的接收、顯示、處理和存儲。應用程序在VISUAL STUDIO 2010平臺下，使用C#語言編制。CYPRESS公司提供了訪問驅動高級編程接口庫CyAPI.lib和CyUSB.dll。CyAPI.lib是一個Microsoft C+類庫，CyUSB.dll是一個Microsoft.NET類庫，可根據需要選用，本設計中使用了CyUSB.dll,流程圖如圖5所示。圖5 應用程序流程圖程序啟動后，數據接收模塊自動識別；若裝載成功，配置幀頭，擾碼多項式等參數后，啟動數據采集；響應FIFO滿中斷，進入中斷服務程序，讀取采集到的數據后，清中斷標志；當終止采集任務后，對數據進行后期處理。4試驗結果基于USB

20、3.0接口的衛星數傳基帶數據接收模塊在商用PC機（酷睿i7-3520M處理器，4GB DDR3內存，英特爾QM77芯片組）上使用，經試驗評估，數據接收速率可穩定達到2.1Gbps，模塊消耗電流約775mA。基于USB3.0總線數據接收模塊結合PC機構成的數據接收平臺與基于CPCIe總線數據接收平臺（CPCIe機箱+ 控制器 + 接收板卡）指標對比如表2所示。表2 對比結果指標基于USB3.0總線數據接收平臺基于CPCIe總線數據接收平臺接收速率不小于2.1Gbps不小于3.3Gbps成本少于2萬元不少于15萬元重量小于2Kg不小于7Kg體積小大便攜性強弱據上表所示，接收速率指標基于USB3.0總線數據接收平臺落后于基于CPCIe總線數據接收平臺。但在成本、重量、便攜性、功耗等指標上，基于USB3.0總線數據接收平臺具備顯著優勢，且即插即用的特性，PC機的廣泛使用，也有利于該平臺的快速遷移和快速展開測試工作。因此，在數據接收速率指標滿足用戶要求的前提下，可優先選用基于USB3.0總線的數據接收模塊。5結束語基于USB3.0接口的衛星數傳基帶數據接收模塊合理利用了