1、3 MOSFET及相關(guān)器件20082009年度3.1 引言lMOSFET的尺寸縮小和電壓降低lCMOS工藝l按比例縮小的時，應(yīng)該同時在降低電源電壓，提高器件性能和可靠性等方面進行折衷優(yōu)化。3.2 MOSFET按比例縮小環(huán)形振蕩器的尺寸縮小問題l級間延遲和電源電壓關(guān)系l扇入和扇出l柵氧化層電容和電源電壓恒壓按比例縮小規(guī)則l等比例縮小時，注意有效溝道長度，器件速度和漏致勢壘下降的影響。l結(jié)深，源漏電阻和結(jié)的突變性的設(shè)計l工藝制備的問題l低電源電壓下工作的限制1234/cTDoxSDjLBfVVftCfWDfxE1/32minj oxSDLA x t W0.152.9SDiWmxm0.3722.2/

2、0.012cTDoxLmVVtml綜合考慮高性能與低功耗應(yīng)用的縮小規(guī)則3.3 CMOS/BiCMOS3.3.1 源區(qū)和漏區(qū)結(jié)構(gòu)l源漏寄生電阻：接觸電阻，薄層電阻，復(fù)合擴展電阻，積累電阻l接觸電阻：l薄層電阻：l積累電阻和擴展電阻l柵致漏端勢壘降低泄漏電流l源漏抬高結(jié)構(gòu)/coshcjRrw /shshshiRS Wx4 /ln/2acspchjchRRpWrr3.3.2 溝道結(jié)構(gòu)l優(yōu)化設(shè)計溝道雜質(zhì)分布：減小短溝道效應(yīng)影響，增大驅(qū)動電流，保證可靠關(guān)斷。l非均勻溝道摻雜l導(dǎo)通電流與關(guān)態(tài)電流之比l突變溝道雜質(zhì)分布地平面結(jié)構(gòu)l短溝道效應(yīng)：隨著溝道長度減小，由于溝道中電荷共享作用，柵壓所能控制的溝道電荷變

3、少。閾值電壓減小l溝道長度縮短引起的雜質(zhì)濃度再分布閾值電壓增大反型層遷移率l界面陷阱對遷移率的影響 通過向柵氧化層中注入 電荷改變陷阱態(tài)密度 ./c ititsitDNDl襯底摻雜對遷移率的影響./c subsANN3.3.3 柵結(jié)構(gòu)l材料：多晶硅/金屬硅化物l考慮到尺寸效應(yīng)，不能將功函數(shù)取為簡并的n型或p型硅的數(shù)值，溝道區(qū)也不能視為經(jīng)典半導(dǎo)體。l量子效應(yīng)：溝道電荷薄膜不完全處于界面l實際電容：1111gatcoxpsCCCC/oxoxoxCtl統(tǒng)計方法和量子效應(yīng)的影響3.3.4 柵的介電性能l柵氧化層厚度的測量l超薄柵氧化層的物理限制 1.隧穿電流增加引起的功耗問題 2.隧穿電流增加引起的可

4、靠性問題l直接隧穿lFN電流（Fowler-Nordheim）2exp/oxoxJABl短溝道器件的柵電流特性優(yōu)于長溝道器件l柵電流正比于溝道長度，漏電流隨溝道長度減小而增加。3.4 可靠性 3.4.1 熱載流子ln-MOS器件：與p-MOS器件相區(qū)別熱載流子效應(yīng)引起的可靠性問題： 漏端強場區(qū)的溝道電子獲得能量，加速向柵氧化層中運動，導(dǎo)致電荷注入到柵氧化層并產(chǎn)生固定電荷，引起器件閾值電壓上升。l經(jīng)驗公式：l碰撞電離反饋效應(yīng)nTAtdV 3.4.2 介質(zhì)失效l機制：空穴或電子陷落在薄柵二氧化硅中，導(dǎo)致氧化層擊穿和絕緣層中產(chǎn)生電流通路。l積累電荷量l隧穿電流和TDDB效應(yīng)3.5 SOI和三維結(jié)構(gòu)3

5、.5.1 部分耗盡的SOI MOSFETlSOI器件的優(yōu)點l部分耗盡SOI（PD SOI）l襯底浮置效應(yīng)l襯底浮置效應(yīng)的消除方法：1.在溝道中形成接觸2.降低多數(shù)載流子壽命降低積累電荷量3.在晶體管襯底區(qū)形成與源端直接相連的接觸。4.控制源端帶隙l源端帶隙工程對亞閾值擺幅的影響全耗盡SOI MOSFETl優(yōu)點：l1 降低熱載流子效應(yīng) 2 增強驅(qū)動能力 l3 減小源漏寄生電容 4 降低短溝道效應(yīng)各種結(jié)構(gòu)按比例縮小因子l常規(guī)結(jié)構(gòu)l環(huán)柵結(jié)構(gòu)l背柵l地平面結(jié)構(gòu)/sioxsi oxt t/2sioxsi oxt t/2/ 1/sioxsi oxsi oxox sit ttt有效電場增加一倍3.6存儲結(jié)構(gòu)

6、3.6.1 DRAMl單管DRAM結(jié)構(gòu)要求：電容能存儲足夠的電荷，保證在刷新周期內(nèi)可維持存儲狀態(tài)。lDRAM電容：1.增大電容面積：槽狀電容，穹狀或者冠狀電容2.高介電常數(shù)的材料/ioxCA t平面，臺狀和冠狀電容比較3.6.2 SRAMlSRAM技術(shù)改進不大lTFT薄膜晶體管（Thin-Film transistor）lSRAM單元l漏端輕摻雜方法 改善關(guān)態(tài)電流特性，提高電流驅(qū)動能力l單電子存儲單元：利用一個電子存儲一位信息的結(jié)構(gòu)。l基本工作原理：使單電子進入硅島粒子形成的勢阱中，電子對硅島充電后引起的TFT閾值電壓變化，達到一個能夠存儲信息的穩(wěn)定狀態(tài)。庫倫阻塞效應(yīng)3.6.3非揮發(fā)性存儲器（

7、Nonvolatile Memory ）l非揮發(fā)性存儲器的存儲信息在外加電壓撤除后仍能長期保持。l分類：1.PROM 可編程只讀存儲器2.EPROM 電可編程只讀存儲器3.EEPROM4.閃存EPROMEEPROM的器件編程方式l溝道熱電子注入技術(shù)（CHEI）l漏端雪崩熱載流子注入（DAHC）l襯底電流感應(yīng)熱電子技術(shù)（SCIHE）l溝道激發(fā)二次電子注入（CISEI）lCISEI是能夠?qū)崿F(xiàn)編程電壓最低的方法12GDSIIM M TP型環(huán)狀暈圈結(jié)構(gòu)3.7 低壓/低功耗器件3.7.1 低閾值電壓器件l降低功耗：器件尺寸縮小和電源電壓降低1.改變晶體管偏置使得閾值電壓可變或可調(diào)節(jié)。(1)關(guān)態(tài)電流和驅(qū)動電流(2)活性比例系數(shù)(3)待機狀態(tài)的偏置電路(4)功耗2.可變閾值電壓器件3.7.2 低電壓的噪聲效應(yīng)l電源電壓和閾值電壓降低的影響lMOS中的1/f噪聲：自由載流子數(shù)量的漲落或遷移率的漲落產(chǎn)生的lnMOS器件中的噪聲源于溝道中電子的再分布和氧化界面附近陷阱的再分布lpMOS器件中的噪聲源于表面散射引起的遷移率漲落2/GSGNf3.8總結(jié)與展望l發(fā)展趨勢1.整個系統(tǒng)集成在一個芯片上（SOC）2.三維器件模型與模擬3.特征尺寸逼近極限4.有機場效應(yīng)晶體管5.單晶體管構(gòu)成復(fù)雜電路功能l有機聚合物薄膜的淀積工藝簡單l6T材料：高開關(guān)態(tài)電流比 表面器件l6T為有源層的TFT工作原理6T和C60實