1、1.何謂PIE?PIE的主要工作是什幺？答：ProcessIntegrationEngineer（工藝整合工程師）,主要工作是整合各部門的資源，對工藝持續進行改善，確保產品的良率（yield）穩定良好。2. 200mm,300mmWafer代表何意義？答：8口寸硅片（wafer）直徑為200mm,直徑為300mm硅片即12口寸.3. 目前中芯國際現有的三個工廠采用多少mm勺硅片（wafer）工藝？未來北京的Fab4（四廠）采用多少mnm勺wafer工藝？答：當前13廠為200mm（8英寸）的wafer,工藝水平已達0.13um工藝。未來北京廠工藝wafer將使用300mm（12英寸）。4. 我

2、們為何需要300mm?答：wafersize變大，單一wafer上的芯片數（chip）變多，單位成本降低200-300面積增加2.25倍，芯片數目約增加2.5倍5. 所謂的0.13um的工藝能力（technology）代表的是什幺意義？答：是指工廠的工藝能力可以達到0.13um的柵極線寬。當柵極的線寬做的越小時，整個器件就可以變的越小，工作速度也越快。6.從0.35um->0.25um->0.18um->0.15um->0.13um的technology改變又代表的是什幺意義?答：柵極線的寬（該尺寸的大小代表半導體工藝水平的高低）做的越小時，工藝的難度便相對提高。從0.

3、35um->0.25um->0.18um->0.15um->0.13um代表著每一個階段工藝能力的提升。7. 一般的硅片（wafer）基材（substrate）可區分為N,P兩種類型（type），何謂N,P-typewafer?答：N-typewafer是指摻雜negative元素（5價電荷元素，例如：P、As）的硅片，P-type的wafer是指摻雜positive元素（3價電荷元素，例如：B、In）的硅片。8. 工廠中硅片（wafer）的制造過程可分哪幾個工藝過程（module）?答：主要有四個部分：DIFF（擴散）、TF（薄膜）、PHOTO（光刻）、ETCH（刻蝕

4、）。其中DIFF又包括FURNACE（管）、WET濕刻）、IMP（離子注入）、RTP（快速熱處理）。TF包括PVD物理氣相淀積）、CVD此學氣相淀積）、CMP化學機械研磨）。硅片的制造就是依據客戶的要求，不斷的在不同工藝過程（module）間重復進行的生產過程，最后再利用電性的測試，確保產品良好。9. 一般硅片的制造常以幾P幾M及光罩層數（masklayer）來代表硅片工藝的時間長短，請問幾P幾M及光罩層數（masklayer）代表什幺意義？答：幾P幾M代表硅片的制造有幾層的Poly（多晶硅）和幾層的metal(金屬導線).一般0.15um的邏輯產品為1P6M(1層的Poly和6層的metal

5、)。而光罩層數(masklayer)代表硅片的制造必需經過幾次的PHOT啾刻).10. Wafer下線的第一道步驟是形成startoxide和zerolayer?其中startoxide的目的是為何？答：不希望有機成分的光刻膠直接碰觸Si表面。在laser刻號過程中，亦可避免被產生的粉塵污染。11. 為何需要zerolayer?答：芯片的工藝由許多不同層次堆棧而成的，各層次之間以zerolayer當做對準的基準。12. Lasermark是什幺用途？WaferID又代表什幺意義？答：Lasermark是用來刻waferID,WaferID就如同硅片的身份證一樣，一個ID代表一片硅片的身份。13

6、. 一般硅片的制造(waferprocess)過程包含哪些主要部分？答：前段(frontend)-元器件(device)的制造過程。后段(backend)-金屬導線的連接及護層(passivation)14. 前段(frontend)的工藝大致可區分為那些部份？答：STI的形成(定義AA區域及器件間的隔離)阱區離子注入(wellimplant)用以調整電性柵極(polygate)的形成源/漏極(source/drain)的形成硅化物(salicide)的形成15. STI是什幺的縮寫？為何需要STI?答：STI:ShallowTrenchIsolation(淺溝道隔離)，STI可以當做兩個組件

7、(device)間的阻隔，避免兩個組件間的短路.16. AA是哪兩個字的縮寫？簡單說明AA的用途？答：ActiveArea,即有源區，是用來建立晶體管主體的位置所在，在其上形成源、漏和柵極。兩個AA區之間便是以STI來做隔離的。17. 在STI的刻蝕工藝過程中，要注意哪些工藝參數？答：STIetch(刻蝕)的角度；STIetch的深度；STIetch后的CD尺寸大小控制。(CDcontrol,CD=criticaldimension)18. 在STI的形成步驟中有一道lineroxide(線形氧化層),lineroxide的特性功能為何？答：Lineroxide為1100C,120min高溫爐

8、管形成的氧化層，其功能為：修補進STIetch造成的基材損傷；將STIetch造成的etch尖角給于圓化(cornerrounding)。19. 一般的阱區離子注入調整電性可分為那三道步驟？功能為何？答：阱區離子注入調整是利用離子注入的方法在硅片上形成所需要的組件電子特性，一般包含下面幾道步驟：WellImplant:形成N,P阱區；ChannelImplant:防止源/漏極間的漏電；VtImplant:調整Vt（閾值電壓）。20. 一般的離子注入層次（Implantlayer）工藝制造可分為那幾道步驟？答：一般包含下面幾道步驟：光刻（Photo）及圖形的形成；離子注入調整；離子注入完后的as

9、h（plasma（等離子體）清洗）光刻膠去除（PRstrip）21. Poly（多晶硅）柵極形成的步驟大致可分為那些？答：Gateoxide（柵極氧化層）的沉積；Polyfilm的沉積及SiON（在光刻中作為抗反射層的物質）的沉積）；Poly圖形的形成（Photo）;Poly及SiON的Etch;Etch完后的ash（plasma（等離子體）清洗）及光刻膠去除（PRstrip）；Poly的Re-oxidation（二次氧化）。22.Poly（多晶硅）柵極的刻蝕（etch）要注意哪些地方？答：Poly的CD(尺寸大小控制；避免Gateoxie被蝕刻掉，造成基材(substrate)受損.23.

10、何謂Gateoxide(柵極氧化層)?答：用來當器件的介電層，利用不同厚度的gateoxide,可調節柵極電壓對不同器件進行開關24. 源/漏極(source/drain)的形成步驟可分為那些？答：LDD的離子注入(Implant);Spacer的形成；N+/P+IMP高濃度源/漏極(S/D)注入及快速熱處理(RTA:RapidThermalAnneal)。25. LDD是什幺的縮寫？用途為何？答：LDD:LightlyDopedDrain.LDD是使用較低濃度的源/漏極，以防止組件產生熱載子效應的一項工藝。26. 何謂Hotcarriereffect(熱載流子效應)?答：在線竟小于0.5um

11、以下時，因為源/漏極間的高濃度所產生的高電場，導致載流子在移動時被加速產生熱載子效應，此熱載子效應會對gateoxide造成破壞,造成組件損傷。27. 何謂Spacer?Spacer蝕刻時要注意哪些地方？答：在柵極(Poly)的兩旁用dielectric(介電質)形成的側壁，主要由Ox/SiN/Ox組成。蝕刻spacer時要注意其CD大小,profile（剖面輪廓）,及remainoxide（殘留氧化層的厚度）28. Spacer的主要功能？答：使高濃度的源/漏極與柵極間產生一段LDD區域;作為ContactEtch時柵極的保護層。29. 為何在離子注入后,需要熱處理（ThermalAnnea

12、l）的工藝？答：為恢復經離子注入后造成的芯片表面損傷；使注入離子擴散至適當的深度；使注入離子移動到適當的晶格位置。30. SAB是什幺的縮寫？目的為何？答：SABSalicideblock,用于保護硅片表面，在RPO（ResistProtectOxide）的保護下硅片不與其它Ti,Co形成硅化物（salicide）31. 簡單說明SAB工藝的流層中要注意哪些？答：SAB光亥ij后（photo）,刻蝕后（etch）的圖案（特別是小塊區域）。要確定有完整的包覆（block）住必需被包覆（block）的地方。remainoxide（殘留氧化層的厚度）。32. 何謂硅化物（salicide）?答：Si

13、與Ti或Co形成TiSix或CoSix,一般來說是用來降低接觸電阻值（Rs,Rc）。33. 硅化物（salicide）的形成步驟主要可分為哪些？答：Co（或Ti）+TiN的沉積；第一次RTA（快速熱處理）來形成Salicide。將未反應的Co（Ti）以化學酸去除。第二次RTA（用來形成Ti的晶相轉化，降低其阻值）。34. MO喘件的主要特性是什幺？答：它主要是通過柵極電壓（Vg）來控制源，漏極（S/D）之間電流，實現其開關特性。35. 我們一般用哪些參數來評價device的特性？答：主要有Idsat、Ioff、Vt、Vbk（breakdown）、Rs、Rc；一般要求Idsat、Vbk（brea

14、kdown）值盡量大，Ioff、Rc盡量小，Vt、Rs盡量接近設計值.36. 什幺是Idsat?Idsat代表什幺意義？答：飽和電流。也就是在柵壓（Vg）一定時，源/漏（Source/Drain）之間流動的最大電流.37. 在工藝制作過程中哪些工藝可以影響到Idsat?答：PolyCD（多晶硅尺寸）、GateoxideThk（柵氧化層厚度）、AA（有源區）寬度、Vtimp.條件、LDDimp.條件、N+/P+imp.條件。38. 什幺是Vt?Vt代表什幺意義？答：閾值電壓（ThresholdVoltage）,就是產生強反轉所需的最小電壓。當柵極電壓Vg<Vt時，MOS處于關的狀態，而Vg

15、>=Vt時，源/漏之間便產生導電溝道，MOSb于開的狀態。39. 在工藝制作過程中哪些工藝可以影響到Vt?答：PolyCDGateoxideThk.（柵氧化層厚度）、AA（有源區）寬度及Vtimp.條件。40. 什幺是Ioff?Ioff小有什幺好處答：關態電流，Vg=0時的源、漏級之間的電流，一般要求此電流值越小越好。Ioff越小，表示柵極的控制能力愈好，可以避免不必要的漏電流（省電）。41. 什幺是devicebreakdownvoltage?答：指崩潰電壓（擊穿電壓），在Vg=Vs=0時，Vd所能承受的最大電壓，當Vd大于此電壓時，源、漏之間形成導電溝道而不受柵壓的影響。在器件越做越

16、小的情況下，這種情形會將會越來越嚴重。42. 何謂ILD?IMD?其目的為何？答：ILD：InterLayerDielectric,是用來做device與第一層metal的隔離（isolation）,而IMD：InterMetalDielectric,是用來做metal與metal的隔離（isolation）.要注意ILD及IMD在CMPf的厚度控制。43.般介電層ILD的形成由那些層次組成?答：SiON層沉積（用來避免上層B,P滲入器件）；BPSG（摻有硼、磷的硅玻璃）層沉積；PETEOS（等離子體增強正硅酸乙脂）層沉積；最后再經ILDOxideCMP（SiO2的化學機械研磨）來做平坦化。4

17、4. 一般介電層IMD的形成由那些層次組成？答：SRO層沉積（用來避免上層的氟離子往下滲入器件）；HDP-FSG（摻有氟離子的硅玻璃）層沉積；PE-FSG（等離子體增強，摻有氟離子的硅玻璃）層沉積；使用FSG的目的是用來降低dielectrick值，減低金屬層間的寄生電容。最后再經IMDOxideCMP（SiO2的化學機械研磨）來做平坦化。45. 簡單說明Contact（CT）的形成步驟有那些？答：Contact是指器件與金屬線連接部分，分布在poly、AA上。 Contact的Photo（光刻）； Contact的Etch及光刻膠去除（ash&PRstrip）;Gluelayer（粘

18、合層）的沉積；CVDW（鴇）的沉積W-CMP。46. Gluelayer（粘合層）的沉積所處的位置、成分、薄膜沉積方法是什幺?答：因為W較難附著在Salicide上，所以必須先沉積只Gluelayer再沉積WGluelayer是為了增強粘合性而加入的一層。主要在salicide與W（CT卜W（VIA）與metal之間，其成分為Ti和TiN,分別采用PVD和CV防式制作。47. 為何各金屬層之間的連接大多都是采用CVD勺W-plug（鴇插塞）?答：因為W有較低的電阻；W有較佳的stepcoverage（階梯覆蓋能力）。48. 一般金屬層（metallayer）的形成工藝是采用哪種答：PVD（物理

19、氣相淀積）Metalfilm沉積光刻（Photo）及圖形的形成；Metalfilmetch及plasma（等離子體）清洗（此步駱為連序工藝，在同一個機臺內完成，其目的在避免金屬腐蝕）Solvent光刻膠去除。49. Topmetal和intermetal的厚度，線寬有何不同？答：Topmetal通常要比intermetal厚得多，0.18um工藝中intermetal為4KA,而topmetal要8KA.主要是因為topmetal直接與外部電路相接，所承受負載較大。一般topmetal的線寬也比intermetal寬些。50. 在量測Contact/Via(是指metal與metal之間的連接

20、)的接觸窗開的好不好時，我們是利用什幺電性參數來得知的？答：通過Contact或Via的Rc值，Rc值越高，代表接觸窗的電阻越大，一般來說我們希望Rc是越小越好的。51. 什幺是Rc?Rc代表什幺意義？答：接觸窗電阻，具體指金屬和半導體(contact)或金屬和金屬(via),在相接觸時在節處所形成的電阻，一般要求此電阻越小越好。52. 影響Contact(CT)Rc的主要原因可能有哪些？答：ILDCMP的厚度是否異常；CT的CD大??；CT的刻蝕過程是否正常；接觸底材的質量或濃度(Salicide,non-salicide)；CT的gluelayer(粘合層)形成；CT的W-plug。53.

21、在量測Poly/metal導線的特性時，是利用什幺電性參數得知？答：可由電性量測所得的spacing&Rs值來表現導線是否異常。54. 什幺是spacing?如何量測？答：在電性測量中，給一條線(polyormetal)加一定電壓，測量與此線相鄰但不相交的另外一線的電流，此電流越小越好。當電流偏大時代表導線間可能發生短路的現象。55. 什幺是Rs?答：片電阻(單位面積、單位長度的電阻)，用來量測導線的導電情況如何。一般可以量測的為AA(N+,P+),poly&metal.56. 影響Rs有那些工藝？答：導線line(AA,poly&metal)的尺寸大小。(CD=cri

22、ticaldimension)導線line(poly&metal)的厚度。導線line(AA,poly&metal)的本身電導性。(在AA,polyline時可能為注入離子的劑量有關)57. 一般護層的結構是由哪三層組成？答：HDPOxide(高濃度等離子體二氧化硅) SROOxide(Siliconrichoxygen富氧二氧化硅) SiNOxide58. 護層的功能是什幺？答：使用oxide或SiN層，用來保護下層的線路，以避免與外界的水汽、空氣相接觸而造成電路損害。59. Alloy的目的為何？答：Release各層間的stress(應力)，形成良好的層與層之間的接觸面降

23、低層與層接觸面之間的電阻。60. 工藝流程結束后有一步驟為WAT其目白為何？答：WAT(waferacceptancetest),是在工藝流程結束后對芯片做的電性測量，用來檢驗各段工藝流程是否符合標準。(前段所講電學參數Idsat,Ioff,Vt,Vbk(breakdown),Rs,Rc就是在此步驟完成)61. WAT電性測試的主要項目有那些？答：器件特性測試； Contactresistant(Rc); Sheetresistant(Rs); Breakdowntest;電容測試； Isolation(spacingtest)。62. 什么是WATWatch系統？它有什么功能？答：Watch

24、系統提供PIE工程師一個工具，來針對不同WAT®試項目，設置不同的欄住產品及發出Warning警告標準，能使PIE工程師早期發現工藝上的問題。63. 什么是PCMSPEC?答：PCM(Processcontrolmonitor)SPEC廣義而言是指芯片制造過程中所有工藝量測項目的規格，狹義而言則是指WAT®試參數的規格。64. 當WAT1測到異常是要如何處理？答：查看WAK臺是否異常，若有則重測之利用手動機臺Doubleconfirm檢查產品是在工藝流程制作上是否有異常記錄切片檢查65. 什么是EN?EN有何功能或用途？答：由CE發出，詳記關于某一產品的相關信息(包括Tec

25、hnologyID,ReticleandsomesplitconditionETC.)或是客戶要求的事項(包才HHOLD,Split,Bank,Runtocomplete,Package-.),根據EN提供信息我們才可以建立Processflow及處理此產品的相關動作。66. PIE工程師每天來公司需要Check哪些項目(開門五件事)?答：CheckMES系統，察看自己Lot情況處理inlineholdlot.(defect,process,WAT)分析匯總相關產品inline數據.(rawdata&SPC)分析匯總相關產品CPtest結果參加晨會，匯報相關產品信息67. WAT工程師

26、每天來公司需要Check哪些項目(開門五件事)?答：檢查WAK臺Status檢查及處理WATholdlot檢查前一天的retestwafer及量測是否有異常是否有新產品要到WATD交接事項68. BR工程師每天來公司需要Check哪些項目(開門五件事)？答：Passdown2)ReviewurgentcasestatusCCheckMESissueswhichreportedbymoduleandline4)ReviewdocumentationReviewtaskstatus69.ROMM什幺白縮寫？答：ROM:Readonlymemory唯讀存儲器70. 何謂YE?答：YieldEnhan

27、cement良率改善71. YE在FAB中所扮演的角色？答：針對工藝中產生缺陷的成因進行追蹤，數據收集與分析，改善評估等工作。進而與相關工程部門工程師合作提出改善方案并作效果評估。72. YE工程師的主要任務？答：降低突發性異常狀況。(Excursionreduction)2)改善常態性缺陷狀況。(Baselinedefectimprovement)73.如何reduceexcursion?答：有效監控各生產機臺及工藝上的缺陷現況，defectlevel異常升高時迅速予以查明，并協助異常排除與防止再發。74. 如何improvebaselinedefect?答：藉由分析產品失效或線上缺陷監控等

28、資料，而發掘重點改善目標。持續不斷推動機臺與工藝缺陷改善活動，降低defectlevel使產品良率于穩定中不斷提升75. YE工程師的主要工作內容？答：負責生產過程中異常缺陷事故的追查分析及改善工作的調查與推動。評估并建立各項缺陷監控（monitor）與分析系統。開發并建立有效率的缺陷工程系統，提升缺陷分析與改善的能力。協助module建立off-linedefectmonitorsystem,以有效反應生產機臺狀況。76. 何謂Defect?答：Wafer上存在的有形污染與不完美，包括Wafer上的物理性異物（如：微塵，工藝殘留物，不正常反應生成物）?；瘜W性污染（如：殘留化學藥品，有機溶劑）

29、。圖案缺陷（如：Photo或etch造成的異常成象，機械性刮傷變形，厚度不均勻造成的顏色異常）。Wafer本身或制造過程中引起的晶格缺陷77.Defect的來源?答：素材本身：包括wafer,氣體，純水，化學藥品。外在環境：包含潔凈室，傳送系統與程序。操作人員：包含無塵衣，手套。設備零件老化與制程反應中所產生的副生成物78. Defect的種類依掉落位置區分可分為？答：Randomdefect:defect分布很散亂clusterdefect:defect集中在某一區域Repeatingdefect:defect重復出現在同一區域79. 依對良率的影響Defect可分為？答：Killerdef

30、ect=>對良率有影響Non-Killerdefect=>不會對良率造成影響Nuisancedefect=>因顏色異常或filmgrain造成的defect,對良率亦無影響80. YE一般的工作流程？答：Inspectiontool掃描wafer將defectdata傳至YMS檢查defect增加數是否超出規格若超出規格則將wafer送到reviewstationreview確認defect來源并通知相關單位一同解決81.對的方式來找出82.位置，坐標Defectmap83.84.85.86.87.88.89.YE是利用何種方法找出缺陷(defect)?答：缺陷掃描機(def

31、ectinspectiontool)以圖像比defect.并產出defectresultfile.Defectresultfile包含那些信息？答：Defect大小DefectInspectiontool有哪些型式？答：Brightfield&DarkField何謂Brightfield?答：接收反射光訊號的缺陷掃描機何謂Darkfield?答：接收散射光訊號的缺陷掃描機Brightfield與Darkfield何者掃描速度較快'答：DarkfieldBrightfield與Darkfield何者靈敏度較好？答：BrightfieldReviewtool有哪幾種？答：Opticalrevie