1、 本章的主要內容：本章的主要內容：邏輯代數的產生：1849年英國數學家喬治布爾(George Boole)首先提出，用來描述客觀事務邏輯關系的數學方法稱為布爾代數。后來被廣泛用于開關電路和數字邏輯電路的分析與設計所以也稱為開關代數或邏輯代數。邏輯代數中用字母A、B、C、等表示變量邏輯變量，每個邏輯變量的取值只有兩種可能0和1 。它們也是邏輯代數中僅有的兩個常數。 0和1只表示兩種不同的邏輯狀態，不表示數量大小。A、B、C、等表示原變量，等表示反變量。、CBA可用F表示電路的輸出。邏輯函數可表示為 ,C ,B ,A C, B, A,FfABF三種基本運算是：與、或、非（反）。三種基本運算是：與、

2、或、非（反）。它們都有集成門電路與之對應，與門、它們都有集成門電路與之對應，與門、或門和非門。或門和非門。1.“與與”邏輯及邏輯及“與門與門” 邏輯關系：決定事件的邏輯關系：決定事件的全部條件都滿足時，事全部條件都滿足時，事件才發生件才發生。這就是。這就是與與邏邏輯。輯。 用用1 1表示開關接通，表示開關接通，0 0表示開關的斷表示開關的斷開；開；1表示燈亮，可得如下表示燈亮，可得如下真值表真值表：與邏輯的邏輯表達式為：與邏輯的邏輯表達式為：F=A B或或F=AB用集成邏輯門電路實現與邏輯關系，即為邏輯門，與門的邏輯用集成邏輯門電路實現與邏輯關系，即為邏輯門，與門的邏輯邏輯符號邏輯符號為：為：

3、 只有輸入全為只有輸入全為1 1 時，輸出才為時，輸出才為1 1111001010000FBA與門與門有0出0全1出1門電路的邏輯關系可以用波形圖表示。門電路的邏輯關系可以用波形圖表示。2.或運算、或邏輯、或門或運算、或邏輯、或門 邏輯關系：決定事件的邏輯關系：決定事件的諸條件中，只諸條件中，只要有任意一個滿足，事件就會發生。要有任意一個滿足，事件就會發生。這就是這就是或或邏輯。邏輯。真值表111101110000FBA輸入有一個為輸入有一個為1時，輸出就為時，輸出就為1有1出1全0出0或邏輯的邏輯表達式為：或邏輯的邏輯表達式為： F=A +B可用邏輯或門實現這種運算，或門的邏輯可用邏輯或門實

4、現這種運算，或門的邏輯符號符號為：為：或門或門或門的波形為：或門的波形為：ABF3.非運算、非邏輯、非門非運算、非邏輯、非門 邏輯關系：決定事件的條件滿足，事邏輯關系：決定事件的條件滿足，事件件不會發生；條件不滿足時，事件才不會發生；條件不滿足時，事件才發生。這就是發生。這就是非非邏輯。邏輯。真值表有0出1有1出0非邏輯的邏輯表達式為：非邏輯的邏輯表達式為：可用邏輯非門實現這種運算，非門的邏輯可用邏輯非門實現這種運算，非門的邏輯符號符號為：為：非門非門AF1非門的波形為：非門的波形為：AF( (二二) )復合邏輯運算及其復合門復合邏輯運算及其復合門 用兩個以上基本運算構成的邏輯運算。包括用兩個

5、以上基本運算構成的邏輯運算。包括與非、或非、與或非、異與非、或非、與或非、異或和同或或和同或運算。和三個基本運算一樣，它們都有集成門電路與之對應。運算。和三個基本運算一樣，它們都有集成門電路與之對應。真值表（除與或非運算外真值表（除與或非運算外）互為互為非非邏輯關系邏輯關系互為互為非非邏輯關系邏輯關系邏輯門符號：邏輯門符號：10001 101011 001010 110110 0A BA BA+BABA B10001 101011 001010 110110 0A BA BA+BABA B邏輯變量與非邏輯 或非邏輯異或邏輯同或邏輯=1ABF異或的邏輯式異或的邏輯式Y=AB+ABY=AB+AB

6、兩個變量取相同值時，輸出為兩個變量取相同值時，輸出為0 0；取不同值時，輸出為；取不同值時，輸出為1 1同或的邏輯式同或的邏輯式Y=A B + A BY=A B + A B 兩個變量取相同值時，輸出為兩個變量取相同值時，輸出為1 1；取不同值時，輸出為；取不同值時，輸出為0 0與或非邏輯與或非邏輯Y= AB + CDA與與B等于等于1 ，或者，或者C與與D等于等于1 ，F F等于等于0 0。邏輯符號：邏輯符號：&1ABCDF三態與非門三態與非門實際用中有時需要將兩個和多個與非門的輸出端接在同一線上，需要實際用中有時需要將兩個和多個與非門的輸出端接在同一線上，需要一種輸出端除一種輸出端除

7、0 0和和1 1兩種狀態外的第三種狀態，即開路狀態。兩種狀態外的第三種狀態，即開路狀態。1.基本運算法則基本運算法則0A=0 1A=A AA=A 0AA0+A=A 1+A=1 A+A=A 1AAAA 2.交換律交換律AB=BA A+B=B+A 3.結合律結合律ABC=(AB)C=A(BC) A+B+C=A+(B+C)=(A+B)+C 4.分配律分配律A(B+C)=AB+AC A+BC=(A+B)(A+C)證：(A+B)(A+C)=AA+AB+AC+BC=A+A(B+C)+BC=A1+(B+C)+BC=A+BC5.吸收律吸收律A(A+B)=A證：A(A+B)=AA+AB=A+AB=A(1+B)=

8、AABBAAA+AB=ABABAA證：BAAABAABAABAABABABA6.反演律反演律(摩根定律摩根定律)BAABBABA( (一一) )應用邏輯代數運算法則化簡應用邏輯代數運算法則化簡1.并項法并項法利用公式1AAABAAB、可將兩項并為一項。CABBAABCFBACCABBAABB2.吸收法吸收法利用公式A+AB=A，將AB項消去。BAFEBCDABAF利用公式BABAA，可消去多余因子。CBCAABFCBAABCABABCAB3.拆項法拆項法利用公式1AA將某項乘以AA，然后拆成兩項，再分別與其他項合并。CBC AABFAAC BC AABC BAC ABC AAB C BAC A

9、C ABABC AAB4.添項法添項法利用公式A+A=A，可以將函數中重復或多次寫入某一項，再合并化簡。CABCBAABCFCABCABCBAABCAACBCCABCBAB( (二二) )應用卡諾圖化簡邏輯函數應用卡諾圖化簡邏輯函數卡諾圖：與變量的最小項對應的按一定規則排列的方格圖，每一小方格填入一個最小項。最小項為滿足下列條件的“與”項。1)各項都含有所有輸入變量，每個變量是它的一個因子。 2)各項中每個因子以原變量(A，B，C，)的形式或以反變量 ,C ,B ,A的形式出現一次。如三變量的全部最小項為ABC ,CAB C,BA ,CBA BC,A ,CBA C,B A ,C B An個變量

10、有2n個組合，最小項有2n個，卡諾圖1.卡諾圖卡諾圖相應有2n個小方格。2.應用卡諾圖化簡邏輯函數應用卡諾圖化簡邏輯函數應用卡諾圖化簡邏輯函數時，先將邏輯式中的最小項分別用1填入相應的小方格內。如果邏輯式中的最小項不全，則填寫0或空著不填。如果邏輯式不是由最小項構成，一般應先化為最小項。化簡方法：1)將取值為1的相鄰小方格圈在一起，相鄰小方格包括最上行與最下行及最 左列與最右列同列或同行兩端的兩個小方格，稱為邏輯相鄰。2)圈的個數應最少，圈內小方格個數應盡可能多。每圈一個新圈時，必須包 含至少一個未被圈過的取值為1的小方格；每一個取值為1的小方格可被圈 多次，但不能遺漏。3)按著循環碼排列變量

11、取值時，相鄰小方格中最小項之間只有一個變量取值 不同。相鄰的兩項可合并為一項，消去一個因子；相鄰的四項可合并為一 項，消去兩個因子；依此類推，相鄰的2n項可合并為一項，消去n個因子。4)將合并的結果相加，即為所求的最簡“與或”式。例8-6 化簡BAB AAFBAB ABBAFBAB AAB BA0101111ABBAF例8-8 應用卡諾圖化簡CABCBABCACB AF BCA000111100 01321 4576CA1111CACAC AF例8-11 化簡D C BADCABD CBAD C B AF,15,5,2,100,4,13,8,7DCBADCB ADCBAABCDBCDA CDA

12、B00011110000132014576111213151410891110111111111DBBDCBADBBDCBAFD C ADBBDD C AF 由門電路組成的邏輯電路稱為組合邏輯電路，簡稱組合電由門電路組成的邏輯電路稱為組合邏輯電路，簡稱組合電路。其路。其特點是在任意時刻，電路的輸出狀態僅取決于該時刻各特點是在任意時刻，電路的輸出狀態僅取決于該時刻各輸入狀態的組合，而與電路的原狀態無關。輸入狀態的組合，而與電路的原狀態無關。組合電路是一種組合電路是一種無無記憶功能記憶功能的邏輯電路。的邏輯電路。 組合電路的分析是根據給出的邏輯電路，從輸入端開始逐組合電路的分析是根據給出的邏輯電路

13、，從輸入端開始逐級推導出輸出端的邏輯函數表達式，并依據該表達式，列出真級推導出輸出端的邏輯函數表達式，并依據該表達式，列出真值表，從而確定該組合電路的邏輯功能。其分析步驟如下：值表，從而確定該組合電路的邏輯功能。其分析步驟如下：一、組合電路的分析一、組合電路的分析由邏輯圖寫出各門電路輸出端的邏輯表達式；由邏輯圖寫出各門電路輸出端的邏輯表達式；化簡和變換各邏輯表達式；化簡和變換各邏輯表達式；列寫邏輯真值表；列寫邏輯真值表；根據真值表和邏輯表達式，確定該電路的功能。根據真值表和邏輯表達式，確定該電路的功能。例例8-12 分析如圖所示電路的邏輯功能。分析如圖所示電路的邏輯功能。解 寫出邏輯表達式并化

14、簡 列寫邏輯真值表 邏輯功能分析ABABBABAABBAABBAABF111001010100FBA 兩個變量取相同值時，輸出為兩個變量取相同值時，輸出為1 1；取不同值時，輸出為；取不同值時，輸出為0 0同或邏輯同或邏輯例例8-13 分析圖分析圖8-33所示電路的邏輯功能。所示電路的邏輯功能。 解 寫出邏輯表達式并化簡 ABCAABCBABCCABCCABCBABCAABCCABCBABCAABCF)CBA(ABC CBAABCCBAABC 列寫邏輯真值表 邏輯功能分析只有A、B、C全為0或全為1時，輸出F才為1。故該電路稱為“判一致電路”，可用于判斷三個輸入端的狀態是否一致。 組合電路設計

15、與組合電路分析過程相反，它是根據給定的邏組合電路設計與組合電路分析過程相反，它是根據給定的邏輯功能要求，設計能實現該功能的最簡單的電路。其設計步輯功能要求，設計能實現該功能的最簡單的電路。其設計步驟如下：驟如下： 根據給定設計問題的邏輯關系或邏輯要求，列出真值表；根據給定設計問題的邏輯關系或邏輯要求，列出真值表； 根據真值表寫出邏輯表達式；根據真值表寫出邏輯表達式； 化簡或變換邏輯表達式；化簡或變換邏輯表達式； 根據最簡的邏輯表達式畫出相應的邏輯電路圖。根據最簡的邏輯表達式畫出相應的邏輯電路圖。 例例8-14 試設計一個三輸入的三位奇數校驗電路。要求輸入試設計一個三輸入的三位奇數校驗電路。要求

16、輸入A、B、C中有中有奇數個奇數個1時，輸出為時，輸出為1，否則輸出為，否則輸出為0。A B CFA B CF0 0 00 0 10 1 00 1 101101 0 01 0 11 1 01 1 11001解 根據題意列出邏輯真值表。 由真值表寫出邏輯表達式：ABCCBACBACBAF 化簡該邏輯表達式。可見上述邏輯表達式已經是最簡的。 畫出邏輯電路圖。如果輸入只給出原變量，對所用器件沒有要求，則可畫出如圖所示的邏輯電路。ABCCBACBACBAFABC111F如果輸入只給出原變量，要求只用與非門實現，則應對上述邏輯表達如果輸入只給出原變量，要求只用與非門實現，則應對上述邏輯表達式用摩根律進行

17、變換：式用摩根律進行變換：ABCCBACBACBAFABCCBACBACBA 例例8-15 某工廠有某工廠有A、B、C三個車間和一個自備電站，站內有兩臺發電機三個車間和一個自備電站，站內有兩臺發電機G1和和G2。G1的容量是的容量是G2的兩倍。如果一個車間開工，只需的兩倍。如果一個車間開工，只需G2運行即可滿運行即可滿足要求；如果兩個車間開工，只需足要求；如果兩個車間開工，只需G1運行；若三個車間同時開工，則運行；若三個車間同時開工，則G1和和G2均需運行。試畫出控制均需運行。試畫出控制G1和和G2運行的邏輯圖。運行的邏輯圖。解解 用用A、B、C分別表示三個車間的開工狀態：開工為分別表示三個車

18、間的開工狀態：開工為1，不開工為，不開工為0；G1和和G2運行為運行為1，停機為，停機為0。 根據題意列出邏輯真值表。根據題意列出邏輯真值表。A B CG1G20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10001011101101001 由邏輯真值表寫出邏輯表達式并化簡由邏輯真值表寫出邏輯表達式并化簡CABCABCABCABCABCABABCCABCBABCA1GABCCBACBACBAABCCBACBACBA2G 由邏輯表達式畫出邏輯電路圖如圖所示。由邏輯表達式畫出邏輯電路圖如圖所示。 三、組合電路的應用三、組合電路的應用Ai BiCi0 00 11 01

19、 101100001iS 只求本位和沒有相鄰低位進位的加法稱為半加（如個位加）。只求本位和沒有相鄰低位進位的加法稱為半加（如個位加）。(一一) 加法器加法器1. 半加器半加器真值表真值表iiiiiiiBABABASiiiBAC 半加器的邏輯圖及邏輯符號半加器的邏輯圖及邏輯符號2. 全加器全加器Ai Bi Ci-1Si CiAi Bi Ci-1Si Ci0 0 00 0 10 1 00 1 10 01 01 00 11 0 01 0 11 1 01 1 11 00 10 11 1 所謂全加是指除本位外還有低位的進位參與相加的加法。因此，在設所謂全加是指除本位外還有低位的進位參與相加的加法。因此，

20、在設計全加器時，不僅要考慮本位的兩個加數計全加器時，不僅要考慮本位的兩個加數Ai、Bi，還必須考慮來自相鄰低，還必須考慮來自相鄰低位的進位位的進位Ci-1。全加器的真值表。全加器的真值表。由真值表可寫出全加和由真值表可寫出全加和Si和進位和進位Ci的邏輯式：的邏輯式： 1 - iii1 - iii1 - iii1 - iiiiCBACBACBACBAS1 - iiiii1 - iiiiiC)BABA(C)BAB(A1 - iii1 - iiiC)BA(C)B(A1 - iiiCBA1 - iii1 - iii1 - iii1 - iiiiCBACBACBACBAC)CC(BA)CBABA(1

21、- i1 - iii1 - iiiiiii1 - iiiBA)CBA(1iiCSii1 - iiBACS全加器的邏輯圖和邏輯符號全加器的邏輯圖和邏輯符號(二二) 編碼器編碼器1編碼編碼不同的數碼不僅可以表示數量的不同大小，而且還能用來表示不同的事物或不同的數碼不僅可以表示數量的不同大小，而且還能用來表示不同的事物或一些文一些文字符號信息，此時該數碼稱為字符號信息，此時該數碼稱為代碼代碼。 把若干個二進制數碼把若干個二進制數碼0和和1按一定規律編排在一起，組成不同的代碼，并且賦按一定規律編排在一起，組成不同的代碼，并且賦予每組代碼以特定的含義，叫做予每組代碼以特定的含義，叫做編碼編碼。 編制代碼

22、時，要遵循一定的規則，這些規則稱為編制代碼時，要遵循一定的規則，這些規則稱為碼制碼制。(1) 二進制編碼二進制編碼用二進制代碼表示有關對象用二進制代碼表示有關對象(文字符號信息文字符號信息)的過程叫做的過程叫做二進制編碼二進制編碼。 n位二進制代碼有位二進制代碼有 2n種取值可能，可以表示種取值可能，可以表示 2n個信號。個信號。對對N個信息進行編碼個信息進行編碼時，可用公式時，可用公式2nN來確定需要使用的二進制代碼的位數來確定需要使用的二進制代碼的位數n。 (2) 二二-十進制編碼十進制編碼用二進制數形式表示十進制數的編碼稱為十進制數的二進用二進制數形式表示十進制數的編碼稱為十進制數的二進

23、制編碼，簡稱制編碼，簡稱二二-十進制編碼十進制編碼，也稱，也稱BCD碼碼。 二二-十進制編碼用十進制編碼用4位二進制數表示位二進制數表示1位十進制數符。位十進制數符。4位二進制數有位二進制數有16種不同種不同的組合的組合, 十進制數的十進制數的10個數符只需要其中的個數符只需要其中的10種組合種組合, 因此有不同編碼方案。因此有不同編碼方案。 編碼種類十進制數8421碼2421(A)碼2421(B)碼5211碼余三碼格雷碼右移碼012345678900000001001000110100010101100111100010010000000100100011010001010110011111

24、101111000000010010001101001011110011011110111100000001010001010111100010011100110111110011010001010110011110001001101010111100000000010011001001100111010101001100110100000100001100011100111101111101111001110001100001權23222120842121222120242124215211無權碼（單步碼）常用常用BCD碼碼 二二-十進制碼種類繁多，大致可分為有權碼和無權碼兩大類。表中的前四

25、十進制碼種類繁多，大致可分為有權碼和無權碼兩大類。表中的前四種為有權碼，即每位都對應著一個固定的位權值。如種為有權碼，即每位都對應著一個固定的位權值。如8421BCD碼，自高碼，自高位到低位，各位的位權值為位到低位，各位的位權值為23222120，即，即8421。如果將每個代碼看作一個如果將每個代碼看作一個4為二進制數，那么這二進制數的值恰好對應著為二進制數，那么這二進制數的值恰好對應著它所代表的十進制數的大小。它所代表的十進制數的大小。例例8-16 8-16 用用8421BCD碼表示十進制數碼表示十進制數468468。 解解468010001101000所以（468）10=（01000110

26、1000）8421BCD注意：每4位BCD碼表示1位十進制數，BCD碼前面的“0”不可以省略。2編碼器編碼器分析編碼器的邏輯功能，可以用組合電路的分析方法。即先根據邏輯圖寫分析編碼器的邏輯功能，可以用組合電路的分析方法。即先根據邏輯圖寫出輸出的邏輯表達式，再寫出真值表，進而得出其邏輯功能。出輸出的邏輯表達式，再寫出真值表，進而得出其邏輯功能。用以完成編碼的數字電路，稱之為編碼器。用以完成編碼的數字電路，稱之為編碼器。(1) 二進制編碼器二進制編碼器二進制編碼器二進制編碼器：用：用n位二進制代碼對位二進制代碼對N=2n個一般信號進行編碼的邏輯裝置。個一般信號進行編碼的邏輯裝置。3 3位二進制編碼

27、器位二進制編碼器1Y7Y753175317632763276547654YYYYYYYYCYYYYYYYYBYYYYYYYYA1101輸輸 入入輸輸 出出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0A B C0 0 0 0 0 0 0 10 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1鍵控鍵控8421BCD碼編碼器碼編碼器98SSA 7654SSSSB

28、7632SSSSC 97531SSSSSD D)CB(ASS01100用于判斷是否有鍵被按下輸輸 入入S9 S8 S7 S6 S5 S4 S3 S2 S1 S0輸輸 出出A B C D S 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1

29、 1 1 1 1 1 1 10 0 0 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10111111111198SSA 7654SSSSB 7632SSSSC 97531SSSSSD D)CB(ASS0(三三)譯碼器譯碼器變量譯碼器變量譯碼器 碼制變換譯碼器碼制變換譯碼器 數碼顯示譯碼器數碼顯示譯碼器如：如： 三位二進制代碼三位二進制代碼八個對應輸出信號八個對應輸出信號輸出是一組高、低電平信號。輸出是一組高、低電平信號。二進制譯碼器二進制譯碼器輸入是一組二進制代碼，輸入是一組二進制代碼，分類分類01

30、270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY1Y0Y2Y3Y4Y5Y6Y7YABC11110111111110三位二進制譯碼器三位二進制譯碼器3 3線線8 8線譯碼器線譯碼器010(1)二進制譯碼器二進制譯碼器真值表真值表 輸輸 入入輸輸 出出A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1