1、基于AD9833的高精度可編程波形發(fā)生器系統(tǒng)設(shè)計來源：國外電子元器件1引言頻率合成器在通信、雷達(dá)和導(dǎo)航等設(shè)備中既是發(fā)射機的激勵信號源，乂是接收機的本地振蕩器；在電子對抗設(shè)備中可作為干擾信號發(fā)生器；在測試設(shè)備中則作為標(biāo)準(zhǔn)信號源。因此頻率合成器被稱為許多電子系統(tǒng)的“心臟”。而設(shè)計高精度，易丁操作的頻率合成器則是核心，因此，這里提出了一種基丁DDSAD9833的高精度波形發(fā)生器系統(tǒng)解決方案。用戶可直接編輯設(shè)置所需的波形頻率和峰峰值等信息，利用申口將配置信息發(fā)送到電路板，實時控制波形。該系統(tǒng)設(shè)計已成功應(yīng)用丁某型雷達(dá)測速儀測試設(shè)備。2AD9833簡介AD9833是ADI公司的一款低功耗、DDS器件，能夠

2、輸出正弦波、三角波、方波。AD9833無需外接元件，輸出頻率和相位可通過軟件編程設(shè)置，易丁調(diào)節(jié)。其頻率寄存器為28位，主頻時鐘為25MHz時，其精度為0.1Hz;主頻時鐘為lMHz時.精度可達(dá)0.004Hzt2。AD9833內(nèi)部有5個可編程寄存器：1個16位控制寄存器，用丁設(shè)置器件_T作模式；2個28位頻率寄存器和2個12位相位寄存器，分別用丁設(shè)置器件輸巾正弦波的頻率和相位。AD9833有3根申行接口線，可與SP|QSP|MICRO-WIRE和DSP接口標(biāo)準(zhǔn)相兼容。在申口時鐘SCLKfi勺作用下，數(shù)據(jù)是以16位方式加載至設(shè)備。AD9833的內(nèi)部電路主要有數(shù)控振蕩器(NCO、頻率和相位調(diào)節(jié)器、S

3、ineROMD/A轉(zhuǎn)換器、電壓調(diào)整器。AD9833的核心是28位的相位累加器，它由加法器和相位寄存器組成，而相位寄存器是按每個時鐘增加步長，相位寄存器的輸出與相位控制字相加后輸入到正弦查詢表地址中。正弦查詢表包含1個周期正弦波的數(shù)字幅值信息，每個地址對應(yīng)正弦波中O。360內(nèi)的1個相位點。查詢表把輸入的地址相位信息映射成正弦波幅值的數(shù)字量信號，驅(qū)動D/A轉(zhuǎn)換器輸出模擬量。輸出正弦波頻率為：5即REG式中：FREQRE的頻率控制字，由頻率寄存器FREQORE俄FREQlREG勺值給定，其范圍為0VMAl：tft.料解%.VD11電源電E3CAPZ2-5V散字屯路屯游端4敝字地5MCL-K主源釵字時

4、鐘柚人知6|IMTA中行數(shù)據(jù)*6人7SCLJK申行時翰輸人aFSYNC投制輸入-低電平有效骨、模擬地IOVOLH*揪出鈕宰八丁*iSIW存的功#勵能UK0II響40豳a戲個k2b=i&寶第的n位使朋一霜映陽個博中都迎汰逐城控忙咒事此i4&,名虧命w位n2的尼個胃率寄谷&承人的電照率。寄存th眉段彳、寫入的比*d率I得釋ws-仙電新中辜寄(？就幅樣為2個的每存與，1tAuQ.i世14仲.井14可口就1】由詢H皆仔艮的DBM電f定A的昆商wtWtftftn悝DBI!liLBK8=l9LftnmB20虬苔HLB=I局們牛努逃覽寄壽耳的蹴M旭齊IILR=0Mft醉強透書新仔的麗值14位IftllFSE

5、LECT傻整麻曲MH#寄擊囂。還X傾率辨村iSthF再數(shù)0奉施有科0&敷是聘尊毒片Hl4TttimmTB9PSELECTfKMtt修蛻fit定呈期位再祥HU述是由憧褥#胡1心！54L。揪翻秘普樣H。有雄匿和位富存H1flstItffiJzXtftMMAOOfMltrUl頗5LETH1：內(nèi)酣FCLK祐擘止.D.U；出怔4當(dāng)附恤0星垢鹿M：M*I2r：Kfl心#眠電口世ttjat悟站忐醇UFBrn；5mN；】z的mfm4gmrr偕輸出nw沖仰ir喪定就由=的云亞是/籀瞳I(xiàn)W保昭怔底將誰位沒重為如IWPEhAAC的wg1噬mat齡慎位地It為。UBkMODE隆tamE)Hs配合快出出一角片、。黑出。

6、，隹敏PHD應(yīng)利審位說盤為丘4事桂相位搦昇作M19HKI41聊3nmDn圈佐寄樣禺。1一1-10h時曲12PKksmB威心弗儻號存111*甘SH口FUkSEL成rsu率寄弓鼻作作rWW14rfiFQflRMRitxISR*宵存,110MMH卜甲網(wǎng)gg5寄存器的頻率和相位在AD9833包含兩個頻率寄存器和2個相位寄存器。如表三所示表3:頻率/相位寄存器標(biāo)記大小描述頻率028Bits頻率寄存器0。當(dāng)FSELEC枝FREQ0=0時，該寄存器定義了MCLK的頻率，輸出頻率為一小部分頻率128Bits頻率寄存器1。當(dāng)FSELEC枝-1,這個和器定義MCLK的頻率，輸出頻率為一小部分。相位0PHASE01

7、2Bits相位偏移寄存器0。當(dāng)PSELEC苞=0時，該寄存器的內(nèi)容被添加到累加器輸出的階段。相位112Bits相位偏移寄存器1。當(dāng)PSELEC節(jié)=1,該寄存器的的容被添加到累加器輸出的階段。在AD9833的模擬輸出是fMCLK/228xFREQRECM中FREQRE*頻率選擇寄存器的值裝入。該信號將逐步轉(zhuǎn)移登記由2兀4096xPHASERE笛PHASEREG擇階段是值載英寸的流程圖在圖8顯示了AD9833的例程以書面形式向登記冊的頻率和相位寫入一個頻率登記：當(dāng)寫入頻率寄存器，位的D15和D14上給予注冊地址的頻率。表四。頻率寄存器位D14DBDO010MSB14FREQUREGBt(5ISEM

8、SB14FREQ1RFGE:gI,SB如果用戶希望改變頻率登記的全部內(nèi)容的，連續(xù)兩次寫入到同一個地址后，必須進(jìn)行廣泛的頻率寄存器為28位。第一次寫將包含14個最低有效位，而第二寫將包含14個MSB。此操作模式中，控制位B28座（D13號）應(yīng)設(shè)置為寫一個例子，一個28位是列于表五表5。00FC00到FREQ0復(fù)位SDATAInput結(jié)果輸入字0010000000000000控制字寫入(D15,D14=00),B28(D13)=1,HLB(D12的)=x0100000000000000FREQ0寫(D15,D14=01),14個最低O位=00000100000000111111FREQ0寫(D15

9、,D14=01),14個最高有效位=003F在一些應(yīng)用中，用戶不需要改變頻率登記所有28位的。粗調(diào)，只有14個MSB是改變，而與微調(diào)，只有14個LSB的改變。通過設(shè)置控制位B28座（D13號）為“0；28位頻率寄存器操作兩個最低有效位，14位寄存器，一個包含14個MSB和其他載有14。這意味著，頻率最高位的14個字的最低有效位可以改變的14個獨立的，反之亦然。位HLB值（D12的）在確定了其中14個控制寄存器位被改變。這方面的例子是表六表七所示。表六。寫3FFF的14位最低有效位FREQ1復(fù)位SDATAInput結(jié)果輸入字0000000000000000控制字寫入(D15,D14=00),B2

10、8(D13)=0;HLB(D12的)=0,即最低有效位1011111111111111FREQ1寫(D15,D14=10),14個最低O位=3FFF表七。寫00FF的14個FREQCB勺最高有效位SDATAInput結(jié)果輸入字控制字寫（D15,D14=00),B28(D13號)0001000000000000=0,HLB(D12)=1,即最局有效位0100000011111111FREQ0寫(D15,D14=01),14個MSB=00FF寫入一期注冊時寫入一個階段登記，鉆頭的D15和D14上都設(shè)置為11。D13號位寄存器確定哪一階段被加載復(fù)位功能的復(fù)位功能適當(dāng)?shù)膬?nèi)部寄存器復(fù)位為“0；以提供一個

11、模擬輸出的中點。復(fù)位不重置的相位，頻率，或控制寄存器。當(dāng)AD9833通電后，部分應(yīng)該被重置。要重置AD9833,設(shè)置復(fù)位位為氣”采取的部分進(jìn)行復(fù)位，設(shè)置位為“0：DAC的一個信號會出現(xiàn)在輸出8MCLK的周期復(fù)位后設(shè)置為“0“表九。應(yīng)用復(fù)位RESETBit結(jié)果0沒有復(fù)位應(yīng)用1內(nèi)部寄存器復(fù)位睡眠功能使用節(jié)的AD9833,在不關(guān)機可以減少電力消耗。這是使用的睡眠功能。斷電的部分是該芯片，可以是內(nèi)部時鐘和DAG位所需的睡眠功能是表十所述表。休眠功能SLEEP1SLEEP2結(jié)果100不掉電，不休眠01DAC掉電10內(nèi)部時鐘禁用11這兩個DAC的斷電和內(nèi)部時鐘失效DAC掉電這是很有用的AD9833是用于輸

12、出數(shù)據(jù)的MSBDAC的唯一。在這種情況下，DAC是不需要這樣就可以關(guān)機，以減少電力消耗內(nèi)部時鐘禁用當(dāng)在AD9833內(nèi)部時鐘被禁止，DAC的輸出將保持在目前的價值，因為士官是不再積累。新的頻率，相位和控制字可以寫的部分時，SLEEP1控制位是活躍。在同步時鐘仍然活躍，這意味著選擇的頻率和相位寄存器還可以改變使用的控制位。設(shè)置SLEEP/為“0使MCLK的。所做的任何更改選民登記冊，而SLEEPS躍將在一定的時間延退后輸出。VOUT端口產(chǎn)出的AD9833芯片提供了一個從多種，所有這些都是在VOUT引腳可從。選擇的產(chǎn)出是：最高位DAC的輸出數(shù)據(jù)，正弦輸出，或一個三角形該位OPBITEN（D5）和模式

13、（D1的之三）在控制寄存器，用來決定哪輸出可從AD9833。這是后面進(jìn)一步解釋，并在表十一。DAC的最高有效數(shù)據(jù)位DAC的數(shù)據(jù)的MSB可以從AD9833輸出。通過設(shè)置OPBITEN（D5）的控制位為“1的數(shù)據(jù)的MSBDAC的可在VOUT端子。這是一個有用的源粗時鐘。這方波也可以被分為兩個輸出之前。位DIV2控制寄存器（D3）在控制的Vout引腳的輸出頻率從正弦輸出該單ROM是用來轉(zhuǎn)換成振幅的相位信息，從信息的頻率和相位寄存器，結(jié)果在一個正弦信號在輸出端。擁有一個正弦輸出VOUT端子從，設(shè)置模式的（D1）位為“兩OPBITEN（D5）的位為W三角輸出該單ROM可以繞過以便截斷士官數(shù)字輸出被發(fā)送到

14、DACo在這種情況下，輸出不再是正弦波。該DAC將產(chǎn)生一個10位的線性三角功能。有一個三角形VOUT端子輸出的，設(shè)置位模式的（D1）=1請注意，SLEEP1檢必須是“0”（即DAC是啟用）時，使用此針。表11.從VOUT的各種輸出OPBITENBitMODEBitDIV2BitVOUTPin00X正弦波01X三角波100DAC數(shù)據(jù)的MSB/2101DAC數(shù)據(jù)的MSB11X保留的6.TriangieOutput應(yīng)用由于多種輸出選項，在使用的一部分，可配置的AD9833以滿足廣泛的應(yīng)用。由于各種輸出選項，可從部分中，AD9833可以配置以滿足各種應(yīng)用。合適的其中一個地區(qū)，AD9833是在調(diào)制應(yīng)用。

15、該器件可用于執(zhí)行l(wèi)ation,如簡單的FSK模塊化的。更復(fù)雜的QPSK調(diào)制方案，如GMSK和，也可以實現(xiàn)使用AD9833。FSK信號在一個應(yīng)用程序，這兩個頻率的AD9833寄存器裝載的價值是不同的。一個頻率將代表空間頻率，而其他將代表該商標(biāo)的頻率。使用了AD9833的控制寄存器位FSELEC的，用戶可以調(diào)節(jié)這兩個值之間的載波頻率。AD9833有兩個階段的選民登記冊，這使部分履行云芝多糖。相移鍵控，載波頻率是相移，相位調(diào)制器被改為由一個數(shù)額，涉及的位流被輸入。AD9833還適合用于信號發(fā)生器的應(yīng)用數(shù)據(jù)。由于DAC的最高位的是在VOUT引腳在，該器件可用于產(chǎn)生方波消費。憑借其低電流，一部分是本地振

16、蕩器適合appli-陽離子其中一個可以作為。接地和布局印刷電路板，電路板AD9833房屋的設(shè)計應(yīng)該是這樣的模擬和數(shù)字部分分離，僅限于某些地區(qū)。這有利于方便地使用分離的地平面可以。最低限度的蝕刻技術(shù)是一般飛機的最佳理由，因為它提供了最好的屏蔽。數(shù)字和模擬地面飛機只應(yīng)加入一個地方。如果AD9833是唯一的設(shè)備要求1AGND的到DGND連接，然后在地面的飛機應(yīng)該是在AGND的AD9833相連的和DGND引腳。如果AD9833在DGND連接的是一個制度，多種設(shè)備需要AGND的至I,連接應(yīng)只在一點，一星一點地應(yīng)AD9833建立了盡可能接近到。避免設(shè)備運行下的數(shù)字線路這些夫婦到死的噪音。模擬地平面應(yīng)允許A

17、D9833下運行，以避免噪聲耦合。該電源線的AD9833應(yīng)使用盡可能大的軌道，以提供低阻抗路徑，降低供電線路故障的影響上?？焖匍_關(guān)信號的時鐘，例如，應(yīng)與數(shù)字地屏蔽，以避免放射，荷蘭國際集團(tuán)董事會噪音的其他部分。避免交叉數(shù)字和模擬信號。董事會痕跡的對立應(yīng)該運行在彼此成直角。這將減少饋通董事會通過的影響。阿微帶技術(shù)是迄今為止最好的，但并不總是能夠與面板雙。在這種技術(shù)中，董事會組成的一面是德迪-cated到地平面，而信號端放在其他。良好的去耦是重要的。在AD9833應(yīng)該有10心的鋰電容供應(yīng)平行繞過皿的陶瓷電容器。為了達(dá)到最佳的去耦電容的，他們應(yīng)當(dāng)列為裝置盡可能地接近，直到對理想設(shè)備。適當(dāng)?shù)谋容^操作的需要良好的布局策略。這種戰(zhàn)略必須最大限度地減少通過適當(dāng)?shù)腜CB布局OUT引腳的寄生電容之間VIN和符號位，加入隔離使用地平面。例如，在一個四層板，CIN的信號可以CON組，連接至頂層和符號位輸出連接到底層，使