1、六級(jí)能效及其解決方案CMG(日月隨風(fēng))充電器及適配器的幾個(gè)能效標(biāo)準(zhǔn)六級(jí)能效的挑戰(zhàn)： DoE vs EPA2.0 ( 6級(jí) vs 5級(jí))+0.609+0.67六級(jí)能效的挑戰(zhàn)： DoE vs EPA2.0 ( 6級(jí) vs 5級(jí))DoE vs CoC , Vo6VDoE- STDCoC-STD-Tier 1 CoC-STD -Tier 2 DoE vs CoC, Vo6VDoE- LVCoC-LV-Tier 1 CoC-LV -Tier 2 空載功耗如何提高平均效率 主要方法 隨負(fù)載減小降低開關(guān)頻率 次級(jí)采用同步整流 次要方法 用Ae值更大的變壓器 用適當(dāng)內(nèi)阻的MOSFET降頻模式提高輕載效率降頻模

2、式提高輕載效率四個(gè)分立模式可以在整個(gè)負(fù)載范圍內(nèi)實(shí)現(xiàn)最高效率四個(gè)分立模式可以在整個(gè)負(fù)載范圍內(nèi)實(shí)現(xiàn)最高效率 全頻模式 高負(fù)載條件下以固定頻率(132 kHz)PWM方式工作 變頻模式 中等負(fù)載條件下進(jìn)行以固定電流限流點(diǎn)(55%)變頻方式工作 低頻模式 輕負(fù)載條件下以固定頻率(30 kHz)PWM方式工作 多周期調(diào)制 待機(jī)和空載條件下以固定頻率(30 kHz)、固定峰值電流和多周期進(jìn)行調(diào)制視頻演示不同負(fù)載下的效率20.5 W 效率：效率：80.8% 10.8 W 效率：效率：83.7% 6.25 W 效率：效率：85.7% 0.86 W 效率：效率：83.3% Embargoed until Nov

3、ember 11, 2014同步整流提高效率SR gatevoltageSecondary currentPrimary currentSR ONSR ONSR ONSR ONSR OFFSR OFFSR OFFSR OFF非連續(xù)方式 (DCM)連續(xù)方式(CCM) 初級(jí)MOS關(guān)斷后150ns次級(jí)同步MOS導(dǎo)通 (DCM 和 CCM) 次級(jí)電流接近于0時(shí)同步MOS關(guān)閉(DCM) 初級(jí)MOS導(dǎo)通前150 ns 次級(jí)同步整流MOS關(guān)閉(CCM)ONONONONON5V/4A例子提高效率的次要方法 初級(jí)用適當(dāng)大的MOSFET, 次級(jí)用大號(hào)肖特基或適當(dāng)?shù)腗OSFET 大號(hào)變壓器降低線損，三明治繞線降低漏

4、感一個(gè)典型電源待機(jī)功耗的分類與開關(guān)工作無關(guān)的損耗 1）無功電流造成的損耗 2）啟動(dòng)損耗與開關(guān)工作有關(guān)的損耗嵌位電路損耗供電繞組電容損耗變壓器分布電容引起的損耗MOSFET電容引起的損耗控制部分的損耗輸入部分的損耗無功電流造成RT的損耗交流電壓造成R18,19的損耗脈沖電流造成T內(nèi)阻的損耗加大電流有效值低T損耗比原來低啟動(dòng)損耗電源工作后此部分損耗繼續(xù)存在恒流啟動(dòng)，啟動(dòng)完后關(guān)閉啟動(dòng)電路用MOSFET或JFET效果更好與開關(guān)工作有關(guān)的損耗fLiPP221損耗空載電源IC要有降頻功能才能降低待機(jī)功耗盡量降低空載時(shí)電路的消耗是問題的本質(zhì)空載時(shí)需要傳遞的功率此時(shí)效率很低嵌位電路的損耗由于有電阻存在，每次開

5、關(guān)都會(huì)產(chǎn)生損耗C29電壓保持，最高200V，沒有放電回路，沒有放電損耗。R C的主要作用在于降低EMI嵌位電路的損耗RCD嵌位能量損耗掉TVS嵌位，電壓保持無損耗嵌位電路的損耗盡量讓每次開關(guān)的能量送到次級(jí)此處電壓達(dá)到反射電壓后能量才開始送到次級(jí)供電繞組的損耗IC消耗的電流是一定的，在保證不觸發(fā)欠壓保護(hù)的前提下盡量降低供電電壓高頻電容對(duì)降低損耗有利變壓器的損耗由于待機(jī)時(shí)有效工作頻率很低，并且一般限流點(diǎn)很小，磁通變化小，磁心損耗很小，對(duì)待機(jī)影響不大但繞組的影響不可忽略變壓器繞組引起的損耗層間分布電容開通時(shí)通過MOS放電變壓器繞組引起的損耗變壓器分布電容貢獻(xiàn)了主要部分變壓器繞組引起的損耗加膠帶降低分布電容MOSFET損耗存在驅(qū)動(dòng)損耗、導(dǎo)通損耗和開關(guān)損耗，主要為開關(guān)損耗選用低柵荷的MOSFET輸出嵌位電路損耗肖特基電容比較大，和C34一起反射到初級(jí)起到分布電容的作用。R41消耗能量CV2，輸出電壓高時(shí)這部分能量很大在滿足EMI的要求下盡量降低C34的值輸出嵌位電路損耗RC吸收的電流次級(jí)總電流兩者之差，流過肖特基的電流輸出反饋