1、實驗三 JK 觸發器的邏輯功能測試實驗目的1、學習觸發器邏輯功能的測試方法。2、掌握基本 JK、D 觸發器的邏輯功能。3、掌握 JK 觸發器轉換成 D 觸發器的方法及 D 觸發器的邏輯功能主要儀器設備及耗材數字電路實驗板、74LS112 芯片、74LS00 芯片、數字萬用表、數據線。實驗基本原理觸發器具有兩個穩定狀態，用以表示邏輯狀態“1”和“0”，在一定的外界信號作用下，可以從一個穩定狀態翻轉到另一個穩定狀態，它是一個具有記憶功能的二進制信息存貯器件，是構成各種時序電路的最基本邏輯單元。1、JK 觸發器在輸入信號為雙端的情況下，JK 觸發器是功能完善、使用靈活和通用性較強的一種觸發器。本實驗

2、采用 74LS112(或 74LS76)雙 JK 觸發器，是下降邊沿觸發的邊沿觸發器。引腳功能及邏輯符號如圖 1-1 所示。isliM以|“IioldLKD2RD2CP2K2J鴻CQ74LSU2KPIKIJ1SQIQ2QGNDl2|3|4|5|6|7)圖 1-174LS112 雙 JK 觸發器引腳排列及邏輯符號JK 觸發器的狀態方程為Qn+1=JQn+KQn,S=R=iJ 和 K 是數據輸入端，是觸發器狀態更新的依據，若 J、K 有兩個或兩個以上輸入端時，組成“與”的關系。Q 與 M 兩個互補輸出端。通常把 Q=0Q=1 的狀態定為觸發器“0”狀態；而把 Q=1Q=0 定為“1”狀態。JK 觸

3、發器常被用來構成緩沖存儲器、移位寄存器和計數器。圖 1-1 左圖為雙下降沿 JK 觸發器 74LS112 的外引線排列圖。JK 觸發器的工作原理如下：(1)3和R可將觸發器置于額定狀態 1 或 0;之后應保持在高電平 1。(2)S=R=1時，A、 當J=K=0時， 在CP脈沖的作用下觸發器保持原狀態， 即Qn+1=QnB、 當J=0,K=1時，在 CP 脈沖的作用下，觸發器置“0”，即 Qn+1=0C、當 J=1,K=0 時，在 CP脈沖的作用下，觸發器置“1”，即 Qn+1=1QQo際CPKRnD 當 J=K=1 時，在 CP 脈沖的作用下，觸發器狀態翻轉，即 Qn+1=Qn下降沿觸發 JK

4、 觸發器的功能如表 1-1。表 1-1JKQnQn+1說明0000保持一Qn+1=Qn00110100置 001101001置 110111101翻轉11102、D 觸發器在輸入信號為單端的情況下，D 觸發器用起來最為方便，其狀態方程為Qn+1=Dn 其輸出狀態的更新發生在 CP 脈沖的上升沿， 故又稱為上升沿觸發的邊沿觸發器，觸發器的狀態只取決于時鐘到來前 D 端的 X態。D 觸發器的應用很廣，可用作數字信號的寄存、移位寄存、分頻和波形發生等。有很多種型號可供各種需要而選用，如雙D74LS74 四 D74LS175 六 D74LS175 等。表 1-2 為其真值表 1-2D:Qn+10011

5、圖 1-2 為雙 D74LS74 的引腳排列及邏輯符號力日11211向44Vct2RD2D2cp琦2Q淚74LS7JLRDIDICPl5DIQIQCNDU2|3|4|5|67|圖 1-274LS74 引腳排列及邏輯符號實驗步驟1、集成 JK 觸發器邏輯功能測試(1)異步置位及復位功能的測試表 1-3CPJKRSQnXXX01XXX10將J、K、CP端開路，將S、R 端分別接到數據開關相應的插孔，在S、R 為表 1-4中情況時，觀察 Q 端顯示的高低電平，并轉換成邏輯狀態填入表 1-3 中，用萬用表測試Q 端顯示的電位加以驗證。2、測試雙 JK 觸發器 74LS112（或 74LS76）邏輯功能

6、（i）S、R 端仍如上連接不變，并將 S、R 端置高電位，將J、K端分別接到數據開關的其它插孔、將CP端接至單脈沖的插孔。先將觸發器置 0 或置 1,按表 1-4 的要求改變 CRJ、K 的狀態，觀察 Qn 及 Qn+1 的顯示，并轉換成邏輯狀態填入表 1-5 中。注意觀察觸發器狀態更新是否發生在 CP 脈沖的下降沿（即CP 由 10）。從右至左觀察最好。表 1-4CPJJJJJJJJJ00001111Koo11oo11Qn1o1o1o1oQn+1（3）將 J-K 觸發器轉化成 D 觸發器。將 J-K 觸發器轉化成 D 觸發器，即 K=Jo 測試上述 D 觸發器的邏輯功能。將S、R 和 D 分別接到數據開關的插孔、將 CP 端接至單脈沖的插孔，按表 1-5 的要求提供數據，觀察 QnQn