1、一、組合邏輯電路的特點一、組合邏輯電路的特點= F0（I0、I1, In - - 1）= F1（I0、I1, In - - 1）= F1（I0、I1, In - - 1）)( )(nntIFtY 1. 邏輯功能特點邏輯功能特點 電路在任何時刻的輸出狀態只取決于該時刻的輸入電路在任何時刻的輸出狀態只取決于該時刻的輸入 狀態，而與原來的狀態無關。狀態，而與原來的狀態無關。2. 電路結構特點電路結構特點(1) 輸出、輸入之間輸出、輸入之間沒有反饋延遲沒有反饋延遲電路電路(2) 不包含記憶性元件不包含記憶性元件( (觸發器觸發器) )，僅由，僅由門電路門電路構成構成I0I1In-1Y0Y1Ym-1組合

2、邏輯組合邏輯電路電路二、組合電路邏輯功能的表示方法二、組合電路邏輯功能的表示方法真值表，卡諾圖，邏輯表達式，時間圖真值表，卡諾圖，邏輯表達式，時間圖( (波形圖波形圖) )三、組合電路分類三、組合電路分類 按邏輯功能不同：按邏輯功能不同：加法器加法器 比較器比較器 編碼器編碼器 譯碼器譯碼器 數據選擇器和分配器數據選擇器和分配器 只讀存儲器只讀存儲器 按開關元件不同：按開關元件不同：CMOS TTL 按集成度不同：按集成度不同：SSI MSI LSI VLSI3. 1 組合電路的分析方法和設計方法組合電路的分析方法和設計方法3. 1. 1 組合電路的基本分析方法組合電路的基本分析方法一、一、分

3、析方法分析方法邏輯圖邏輯圖邏輯表達式邏輯表達式化簡化簡真值表真值表說明功能說明功能分析目的：分析目的： 確定輸入變量不同取值時功能是否滿足要求；確定輸入變量不同取值時功能是否滿足要求； 得到輸出函數的標準與或表達式，以便用得到輸出函數的標準與或表達式，以便用 MSI、 LSI 實現；實現； 得到其功能的邏輯描述，以便用于包括該電路的系得到其功能的邏輯描述，以便用于包括該電路的系 統分析。統分析。 變換電路的結構形式變換電路的結構形式( (如：如：與或與或 與非與非-與非與非)；二、二、分析舉例分析舉例 例例 分析圖中所示電路的邏輯功能分析圖中所示電路的邏輯功能CABCBABCAABCY CBA

4、ABC CBAABC 表達式表達式真值表真值表A B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000功能功能 判斷輸入信號極性是否相同的電路判斷輸入信號極性是否相同的電路 符合電路符合電路YABC&1 解解 例例 3. 1. 1 分析圖中所示電路的邏輯功能，輸入信號分析圖中所示電路的邏輯功能，輸入信號A、B、C、D是一組二進制代碼。是一組二進制代碼。&ABCDY 解解 (1) 逐級寫輸出函數的邏輯表達式逐級寫輸出函數的邏輯表達式WXBABABAW CWCWCWX DXDXDXY 例例 3. 1. 1 分析圖中所示

5、電路的邏輯功能，輸入信號分析圖中所示電路的邏輯功能，輸入信號A、B、C、D是一組二進制代碼。是一組二進制代碼。&ABCDYWX 解解 (2) 化簡化簡ABCCBACBACBACWCWX BABABABABAW YX DXDAB C DABC DA BCDABCD A B CDABCDABCDABCD 例例 3. 1. 1 分析圖中所示電路的邏輯功能，輸入信號分析圖中所示電路的邏輯功能，輸入信號A、B、C、D是一組二進制代碼。是一組二進制代碼。(3) 列真值表列真值表A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1

6、 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11111111100000000(4) 功能說明：功能說明：當輸入四位代碼中當輸入四位代碼中 1 的個數為的個數為奇數奇數時輸出時輸出為為 1，為，為偶數偶數時輸出為時輸出為 0 檢奇電路檢奇電路。 解解 YXD XDABCD ABCDABCD ABCDABCD ABCDABCD ABCD例：試分析圖示邏輯電路的功能。例：試分析圖示邏輯電路的功能。 表達式表達式01012123233BBGBB GBBGBG 真值表真值表自然二進制碼自然二進制碼格雷碼格雷碼B3B

7、2B1B0 G3G2G1G0 0 0 0 00 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0自然二進制碼至格雷碼的轉自然二進制碼至格雷碼的轉換電路換電路。

8、 分析功能分析功能推廣到一般推廣到一般，將，將n位自然位自然二進制碼轉換成二進制碼轉換成n位格雷碼位格雷碼： Gi = Bi Bi+1 （i = 0、1、2、 n-1）3.1.2 組合電路的基本設計方法組合電路的基本設計方法一、一、設計方法設計方法邏輯抽象邏輯抽象列真值表列真值表寫表達式寫表達式化簡或變換化簡或變換畫邏輯圖畫邏輯圖邏輯抽象：邏輯抽象： 根據根據因果關系因果關系確定輸入、輸出變量確定輸入、輸出變量 狀態賦值狀態賦值 用用 0 和和 1 表示信號的不同狀態表示信號的不同狀態 根據功能要求列出根據功能要求列出真值表真值表 根據所用元器件根據所用元器件( (分立元件分立元件 或或 集成

9、芯片集成芯片) )的情況將的情況將函數式進行化簡或變換。函數式進行化簡或變換。化簡或變換：化簡或變換： 設定變量：設定變量：二、二、 設計舉例設計舉例 例例 3. 1. 2 設計三人表決電路。每人一個按鍵，如果同意則設計三人表決電路。每人一個按鍵，如果同意則按下，不同意則不按。結果用指示燈表示，多數同意時指示燈亮，按下，不同意則不按。結果用指示燈表示，多數同意時指示燈亮，否則不亮。用與非門實現否則不亮。用與非門實現. 解解 輸入輸入 A、B、C ， 輸出輸出 Y 狀態賦值：狀態賦值：A、B、C = 0 表示表示 按鍵不按按鍵不按Y = 0 表示表示 不贊成不贊成(1) 邏輯抽象邏輯抽象A、B、

10、C = 1 表示表示 按鍵按下按鍵按下Y = 1 表示表示 多數贊成多數贊成 解解 列真值表列真值表(2)寫輸出表達式并化簡寫輸出表達式并化簡ABCCABCBABCAY CABCBABC ABACBC 最簡與或式最簡與或式最簡與非最簡與非-與非式與非式ABACBCY ABACBC ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111二、二、 設計舉例設計舉例 例例 3. 1. 2 設計三人表決電路。每人一個按鍵，如果同意則設計三人表決電路。每人一個按鍵，如果同意則按下，不同意則不按。結果用指示燈表示，多數同意時指示燈亮，按下，不同意則不按。結

11、果用指示燈表示，多數同意時指示燈亮，否則不亮。用與非門實現否則不亮。用與非門實現.二、二、設計舉例設計舉例 解解 (3) 畫邏輯圖畫邏輯圖 用與門和或門實現用與門和或門實現ABACBCY ABYC&ABBC1&AC 用與非門實現用與非門實現 ABACBC & 例例 3. 1. 2 設計三人表決電路。每人一個按鍵，如果同意則設計三人表決電路。每人一個按鍵，如果同意則按下，不同意則不按。結果用指示燈表示，多數同意時指示燈亮，按下，不同意則不按。結果用指示燈表示，多數同意時指示燈亮，否則不亮。用與非門實現否則不亮。用與非門實現.74LS1074LS00+5VABACBCY A

12、BACBC B開關C開關A開關開關Y邏輯電平指示燈邏輯電平指示燈設計一個四人無棄權表決器，設計一個四人無棄權表決器，要求用兩片要求用兩片74LS00實現。實現。使用兩片74LS00實現ABC18765432Y9 例例 設計一個監視交通信號燈工作狀態的邏輯電設計一個監視交通信號燈工作狀態的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態，發出報警信號，提醒有關人員修理。為故障狀態，發出報警信號，提醒有關人員修理。 解解 (1)邏輯抽象邏輯抽象輸入變量：輸入變量：1 - 亮亮0 - 滅滅輸出變量：輸出變量：R（紅紅）Y（黃黃）G（綠綠）Z

13、（有無故障有無故障）1 - 有有0 - 無無列真值表列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010111(2)卡諾圖化簡卡諾圖化簡RYG0100 01 11 1011111YGRGRYGYRZ 例例 設計一個監視交通信號燈工作狀態的邏輯電設計一個監視交通信號燈工作狀態的邏輯電路。正常情況下，紅、黃、綠只有一個亮，否則視為路。正常情況下，紅、黃、綠只有一個亮，否則視為故障狀態，發出報警信號，提醒有關人員修理。故障狀態，發出報警信號，提醒有關人員修理。 解解 YGRGRYGYRZ (3) 畫邏輯圖畫邏輯圖&1&111R

14、GYZ例：試將例：試將8421BCD碼轉換成余碼轉換成余3BCD碼碼（1）真值表）真值表 8421碼碼 余余3碼碼 B3 B2 B1 B0 E3 E2 E 1 E00 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1

15、 1 1 0 15 1 1 1 1 （2）卡諾圖）卡諾圖000101101212022120233BEBBBBEBBBBBBBEBBBBBE（4）電路圖）電路圖（3 3）表達式）表達式8 8421BCD碼余3碼3.2 加法器和數值比較器加法器和數值比較器3.2.1 加法器加法器一、半加器和全加器一、半加器和全加器1. 半加器半加器（Half Adder）兩個兩個 1 位二進制數相加不考慮低位進位。位二進制數相加不考慮低位進位。iiBA iiCS 0 00 11 01 10 01 01 00 1iiiiiBABAS iiiBAC 真真值值表表函數式函數式BA Ai+Bi = Si (和和) Ci

16、 (進位進位)邏邏輯輯圖圖曾曾用用符符號號國國標標符符號號半加器半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCiiiiiiBABAS iiiBAC 函函數數式式BA 2. 全加器全加器（Full Adder）兩個兩個 1 位二進制數相加，考慮低位進位。位二進制數相加，考慮低位進位。 Ai + Bi + Ci -1 ( 低位進位低位進位 ) = Si ( 和和 ) Ci ( 向高位進位向高位進位 )1 0 1 1 - A 1 1 1 0- B+- 低位進位低位進位100101111真真值值表表A B Ci-10 0 00 0 10 1 00 1

17、 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位進位高位進位0卡諾圖卡諾圖全加器全加器（Full Adder）ABC0100 01 11 101111SiABC0100 01 11 101111Ci圈圈 “ 0 ”1111 - - - - - iiiiiiiiiiiiiCBACBACBACBAS11- - - iiiiiiiCBCABAC1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 11- - - iiiiiiiCBCABAC最簡與或式最簡與或式圈圈 “ 1 ”用用與或非門與或非門實

18、現實現邏輯圖邏輯圖(a) 用用與門與門、或門或門和和非門非門實現實現曾用符號曾用符號國標符號國標符號COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-11(b) 用用與或非門與或非門和和非門非門實現實現1111 - - - - - iiiiiiiiiiiiiCBACBACBACBAS11- - - iiiiiiiCBCABAC&1&1111CiSiAiBiCi-13. 集成全加器集成全加器TTL：74LS183CMOS：C661雙全加器雙全加器VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2CO

19、n+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1 2 3 4 5 6 714 13 12 11 10 9 8VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS 二、加法器二、加法器（Adder）實現多位二進制實現多位二進制數相加的電路數相加的電路1. 4 位串行進位加法器位串行進位加法器特點：特點：電路簡單，連接方便電路簡單，連接方便速度低速度低 = 4 tpdtpd 1位全加器的平均位全加器的平均 傳輸延遲時間傳輸延遲時間 01230123BBBBBAAAAA C0S0B0A0C0-1COS SCIC1S1B1A

20、1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI2. 超前進位加法器超前進位加法器 作加法運算時，總進位信號由輸入二進制數直接作加法運算時，總進位信號由輸入二進制數直接產生。產生。1000000)(- - CBABAC011111)(CBABAC 1000001111)()(- - CBABABABA特點特點優點：速度快優點：速度快缺點：電路比較復雜缺點：電路比較復雜1 )(- - iiiiiiCBABAC邏輯結構示意圖邏輯結構示意圖集成芯片集成芯片CMOS：CC4008TTL：74283 74LS283超前進位電路超前進位電路 S3 S2 S1 S0C3A3B3A

21、2B2A1B1A0B0C0-1CICICICI加法器加法器74LS283的邏輯符號的邏輯符號加數加數被加數被加數和和低位進位低位進位進位進位加法器的應用加法器的應用N位加法運算、代碼轉換、減法器、十進制加法位加法運算、代碼轉換、減法器、十進制加法例：試用四位加法器實現例：試用四位加法器實現8421BCD碼至余碼至余3BCD碼的轉換。碼的轉換。解：余解：余3 3碼比碼比84218421碼多碼多3 3，因此：，因此：A A3 3-A-A0 0：84218421碼碼B B3 3-B-B0 0：00110011（3 3）CICI0 0：0 03. 2. 2 數值比較器數值比較器（Digital Com

22、parator）一、一、1 位數值比較器位數值比較器0 00 11 01 10 1 00 0 11 0 00 1 0真真值值表表函數式函數式邏輯圖邏輯圖 用用與非門與非門和和非門非門實現實現Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 100= 100= 100=100=010 001= 001= 001=001B = B3B2B1B0LGM4 4位數值比較器位數值比較器A3 B3 A2 B2 A1 B1 A0 B0(一)集成數值比較器74LS85的功能的功能 10111213141516AGNDVCCB0123AAABBB

23、2310IIIFFFABA=BA=BAB74LS85 A：四位二進制數輸入（：四位二進制數輸入（3為高位）為高位）FAB、FA B、IA B (b3b2b1b0)：輸出（：輸出（A B）= 1（2 2）邏輯功能：）邏輯功能：A（a3a2a1a0） B (b3b2b1b0)： （A BA BA BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA =BA BA BA =BA =BLLLLHHLHLLLHH33333333333333333333333333332

24、22222222222222222222222111111111111111111000000000000001100ABABABA=B（二）比較器的應用（二）比較器的應用例例1：八位二進制數比較：八位二進制數比較 例例2：用比較器構成用：用比較器構成用8421BCD碼表示的一位十進制碼表示的一位十進制數四舍五入電路。數四舍五入電路。解解: A3A0：8421BCD碼碼解：解：位擴展位擴展，用兩片，用兩片4位比較器位比較器低位的輸出與高位的控制輸入連接低位的輸出與高位的控制輸入連接B3B B0 0：0 0100（十進制數（十進制數4）A A B B輸出端用于判別輸出端用于判別3. 3 編碼器和

25、譯碼器編碼器和譯碼器3. 3. 1 編碼器編碼器（Encoder）編碼：編碼：用文字、符號或者數字表示特定對象的過程用文字、符號或者數字表示特定對象的過程（用二進制代碼表示不同事物）（用二進制代碼表示不同事物）二進制編碼器二進制編碼器二二十進制編碼器十進制編碼器分類：分類：普通編碼器普通編碼器優先編碼器優先編碼器2nn104或或Y1I1Y2YmI2In代代碼碼輸輸出出信信息息輸輸入入編編 碼碼 器器 框框 圖圖一、二進制編碼器一、二進制編碼器用用 n 位二進制代碼對位二進制代碼對 N = 2n 個信號進行編碼的電路個信號進行編碼的電路3 位二進制編碼器位二進制編碼器(8 線線- 3 線線)編碼

26、表編碼表函函數數式式Y2 = I4 + I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7輸輸入入輸輸出出 I0 I7 是一組互相排斥的輸入變是一組互相排斥的輸入變量，任何時刻只能有一個端輸入有效量，任何時刻只能有一個端輸入有效信號。信號。輸輸 入入輸輸 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位位二進制二進制編碼器編碼器I0I1I6I7Y2Y1Y0I2I4I5I3函數式函數式邏輯圖邏輯圖 用用或門或門實現實現 用用與非門與非門實現實現765

27、42IIIIY 76321IIIIY 75310IIIIY 7654IIII 7632IIII 7531IIII Y0 Y1 Y2111I7 I6 I5 I4 I3I2 I1I0 &Y0 Y1 Y24567IIII23II01II優先編碼：優先編碼： 允許幾個信號同時輸入，但只對優先級別最允許幾個信號同時輸入，但只對優先級別最高高的進行編碼。的進行編碼。優先順序：優先順序：I7 I0編碼表編碼表輸輸 入入輸輸 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1

28、 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0函數式函數式2. 3 位二進制優先編碼器位二進制優先編碼器45672IIIIY 245345671 IIIIIIIIY 12463465670 IIIIIIIIIIY 輸入輸入輸出輸出為原為原變量變量邏邏輯輯圖圖輸入輸入輸出輸出為反為反變量變量Y2Y1Y0111&1111111111117I6I5I4I3I2I1I0I1112Y1Y0YI7I6I5I4I3I2I1I0用用 4 位二進制代碼對位二進制代碼對 0 9 十個信號進行編碼的電路。十個信號進行編碼的

29、電路。1. 8421 BCD 編碼器編碼器2. 8421 BCD 優先編碼器優先編碼器3. 集成集成 10線線 -4線線優先編碼器優先編碼器（74147 74LS147）三、幾種常用編碼三、幾種常用編碼1. 二二-十進制編碼十進制編碼8421 碼碼 余余 3 碼碼 2421 碼碼5211 碼碼 余余 3 循環碼循環碼 右移循環碼右移循環碼循環碼（反射碼或格雷碼）循環碼（反射碼或格雷碼）ISO碼碼ANSCII（ASCII）碼）碼二、二二、二- -十進制編碼器十進制編碼器2. 其他其他二二-十進制十進制編碼器編碼器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y374LS147 例：試用74

30、147和適當的門構成輸出為8421 BCD碼并具有編碼輸出標志的編碼器。 輸 入輸 出D C B A GS1 2 3 4 5 6 7 8 9H H H H 0L H H L 1L H H H 1H L L L 1H L L H 1H L H L 1H L H H 1H H L L 1H H L H 1H H H L 1H H H H H H H H H* * * * * * * * L* * * * * * * L H* * * * * * L H H* * * * * L H H H* * * * L H H H H* * * L H H H H H* * L H H H H H H* L

31、H H H H H H HL H H H H H H H H解：只要在74147的輸出端增加反相器，即可獲得題中所需的輸出碼。在輸入端均為高電平時GS為0，而有低電平信號輸入時GS為1，可由與非門實現此功能。1B1C1D1A&GS987654321IIIIIIIII74147輸 入輸 出A A A GS EOEI 0 1 2 3 4 5 6 7 H * * * * * * * *L H H H H H H H HL * * * * * * * LL * * * * * * L HL * * * * * L H HL * * * * L H H HL * * * L H H H HL *

32、 * L H H H H HL * L H H H H H HL L H H H H H H HH H H H HH H H H LL L L L HL L H L HL H L L HL H H L HH L L L HH L H L HH H L L HH H H L H21010111213141516EIAAGNDVEOGS3210A210CC74148輸入優先級別的次序依次為：7,6,5,4,3,2,1,0。輸入有效信號為低電平。輸入使能端EI低電平有效。輸出使能端EO只有在EI有效且沒有輸入有效信號時為低例：用兩片8-3線優先編碼器線優先編碼器74LS148擴展成擴展成16線線-4

33、線編線編碼器碼器。當EI2=1時，EO2 =1，EI1 =1，兩片均禁止編碼，DCBA=1111。當EI2=0，高位片(2)允許編碼。如I8-I15 都是高電平，即無編碼請求，則EO2 =0,EI1 =0,允許低位片(1)編碼。當EI2 =0,且I8 I15 中有編碼請求時， EO2 =1，EI1 =1，高位片編碼，低位片禁止編碼。3.3.2 譯碼器譯碼器（Decoder）編碼的逆過程，將二進制代碼翻譯為原來的含義編碼的逆過程，將二進制代碼翻譯為原來的含義一、二進制譯碼器一、二進制譯碼器(Binary Decoder) 輸入輸入 n 位二位二進制代碼進制代碼如：如： 2 線線 4 線譯碼器線譯

34、碼器 3 線線 8 線譯碼器線譯碼器4 線線 16 線譯碼器線譯碼器A0Y0A1An-1Y1Ym-1二進制二進制譯碼器譯碼器輸出輸出 m 個個信號信號 m = 2n1. 3位二進制譯碼器位二進制譯碼器 ( 3 線線 8 線線)真值表真值表函數式函數式0127AAAY 0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY A0Y0A1A2Y1Y73 位位二進制二進制譯碼器譯碼器012 AAA01234567 YYYYYYYY0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0

35、 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1二進制譯碼器能譯出輸入變量二進制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼的全部取值組合，故又稱變量譯碼器，也稱全譯碼器。器，也稱全譯碼器。其輸出端能提其輸出端能提供輸入變量的全部最小項。供輸入變量的全部最小項。 3 線線 - 8 線譯碼器邏輯圖線譯碼器邏輯圖000 輸出低電平有效輸出低電平有效工作原理：工作原理：11111101&Y7&Y

36、6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A0001111101110101011111101111101111100111110111011111111011011011111111011111112. 集成集成 3 線線 8 線譯碼器線譯碼器 - 74LS138引腳排列圖引腳排列圖功能示意圖功能示意圖321 SSS、輸入選通控制端輸入選通控制端1S 0321 SS或或芯片芯片禁止禁止工作工作0 1321 SSS且且芯片芯片正常正常工作工作VCC 地地1324567816 15 14 13 12 11 1

37、0974LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸

38、出輸出輸入輸入74LS138 真值表真值表允許譯碼器工作允許譯碼器工作禁止禁止譯碼譯碼 Y7 Y0 由輸入二進制碼由輸入二進制碼 A2、A1、A0 的取值決定。的取值決定。011111111111111111010101010101010100010000000000輸出邏輯函數式輸出邏輯函數式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m13. 二進制譯碼器的級聯二進制譯碼器的級聯 兩片

39、兩片3 線線 8 線線4 線線-16 線線Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 高位高位Y7 A0 A1 A2 A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位低位Y7 10工作工作禁止禁止有輸出有輸出無輸出無輸出 1禁止禁止工作工作無輸出無輸出有輸出有輸出0 78 15三片三片 3 線線- 8 線線5 線線 - 24 線線34 AA（1）（）（2）（）（3）輸輸 出出工工 禁禁 禁禁70 YY禁禁 工工 禁禁158 YY禁禁 禁禁 工工2316 YY0 0

40、0 11 01 1禁禁 禁禁 禁禁全為全為 174LS138 (1)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y0Y7 Y774LS138 (3)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y16Y7 Y2374LS138 (2)Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA Y8Y7 Y15A0A1A2A3A41功能特點：功能特點： 輸出端提供全部最小項輸出端提供全部最小項電路特點：電路特點： 與門與門( (原變量輸出原變量輸出) )與非門與非門( (反變量輸出反變量輸出)

41、)4. 二進制譯碼器的主要特點二進制譯碼器的主要特點二、二二、二-十進制譯碼器十進制譯碼器(Binary-Coded Decimal Decoder)將將 BCD 碼翻譯成對應的碼翻譯成對應的十個十個輸出信號輸出信號集成集成 4 線線 10 線線譯碼器：譯碼器： 7442 74LS42共陰極共陰極abcdefgR+5 VYaA3A2A1A0+VCC顯示顯示譯碼器譯碼器共陰共陰YbYcYdYeYfYg 高電平高電平驅動驅動0000111111000010010011000011011010011010001010110011110001001111100101100111011011101111

42、1111000011111111111011aebcfgd共陰接法數碼顯示器需要配共陰接法數碼顯示器需要配用輸出高電平有效的譯碼器。用輸出高電平有效的譯碼器。半導體顯示半導體顯示(LED)液晶顯示液晶顯示(LCD)三、顯示譯碼器三、顯示譯碼器數碼顯示器數碼顯示器每字段是一只每字段是一只發光二極管發光二極管十進制數十進制數 A A3 3A A2 2A A1 1A A0 0 Y Ya a Y Yb b Y Yc c Y Yd d Y Ye e Y Yf f Y Yg g 顯示字形顯示字形 0 0 0 0 0 00 0 0 0 1 1 1 1 1 11 1 1 1 1 0 01 0 0 1 1 0

43、0 0 10 0 0 1 0 0 1 1 0 0 0 0 1 1 1 0 0 0 0 1 2 2 0 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 2 1 0 1 1 0 1 2 3 3 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 3 1 1 1 0 0 1 3 4 4 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 4 1 1 0 0 1 1 4 5 5 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 50 1 1 0 1 1 5 6 0 1 1 0 6 0 1 1 0 1 1 0 1 1 1 1 1 60 1 1 1 1 1

44、 6 7 7 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 7 1 1 0 0 0 0 7 8 8 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 8 9 9 1 0 0 1 1 0 0 1 1 1 1 1 1 0 1 1 9 1 1 1 0 1 1 9 aebcfgdA3A2A1A000110100100111101111111001Ya A A3 3A A2 2A A1 1A A0 0 1010 101011111111都是偽碼，在真值表里用都是偽碼，在真值表里用表示。表示。要求用要求用或非門或非門實現實現電路實現：以設計輸出電

45、路實現：以設計輸出Ya的邏輯表示式及電路圖為例的邏輯表示式及電路圖為例3210210aYA A A AA A A3210210A A A AA A A3210210AAAAAAA3210210aaYYAAAAAAA共陽極共陽極aebcfgdabcdefgR+ 5 VYaA3A2A1A0+VCC+VCC顯示顯示譯碼器譯碼器共陽共陽YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低電平低電平驅動驅動011100011111000000000010010000100共陽

46、接法數碼顯示器需要配共陽接法數碼顯示器需要配用輸出低電平有效的譯碼器。用輸出低電平有效的譯碼器。七段顯示譯碼器：七段顯示譯碼器：顯示器計數器譯碼器驅動器7448七段顯示譯碼器輸出高電平有效，用以驅動共陰極顯示器。 A3A0：BCD碼輸入信號碼輸入信號ag：譯碼輸出，高電平有效：譯碼輸出，高電平有效RBO/BI熄滅信號輸入熄滅信號輸入/滅零輸出信號滅零輸出信號（）熄滅信號輸入。低電平時，輸出（）熄滅信號輸入。低電平時，輸出ag均為低電平（全滅）；均為低電平（全滅）；（）滅零輸出信號。（）滅零輸出信號。RBI=0=0時，時，RBO=0=0LT：試燈信號輸入。當：試燈信號輸入。當BI= 1（無效）時

47、，（無效）時，LT=0且且不論不論DA狀態如何，狀態如何，ag七段全亮。七段全亮。LTRBI：滅零輸入信號（不顯示，其它數碼正常顯示）。：滅零輸入信號（不顯示，其它數碼正常顯示）。RBI=0=0（=）時，不顯示數碼）時，不顯示數碼0。下面舉一個利用7488實現多位數字譯碼顯示的例子，通過它了解各控制端的用法，特別是如何動態滅零，實現無意義位的“消隱”。 各片7448的LT均接高電平，由于第一片的RBI0且DCBA0000，所以第一片滿足滅零條件，無字形顯示，同時輸出RBO=0；第一片的RBO與第二片的RBI相連，使第二片也滿足滅零條件，無顯示并輸出RBO0；同理，第三片的零也熄滅，無顯示。由于

48、第四片BRI=0 、DCBA=0001，正常譯碼顯示，RBO=1。五、六、七片譯碼器的RBI1，它們都正常譯碼，按輸入BCD碼去點亮各段電極。數數據據傳傳輸輸方方式式0110發送發送0110并行傳送并行傳送0110串行傳送串行傳送并并- -串轉換：串轉換：數據選擇器數據選擇器串串- -并轉換：并轉換：數據分配器數據分配器3. 4 數據選擇器和分配器數據選擇器和分配器接收接收0110 在發送端和接收端不需要在發送端和接收端不需要數據數據 并并-串串 或或 串串-并并 轉換裝置，轉換裝置，但每位數據各占一條傳輸線，當但每位數據各占一條傳輸線，當傳送數據位數增多時，成本較高，傳送數據位數增多時，成本

49、較高，且很難實現。且很難實現。3. 4. 1 數據選擇器數據選擇器 ( Data Selector )能夠從能夠從多路多路數據輸入中數據輸入中選擇一路選擇一路作為輸出的電路作為輸出的電路一、一、4 選選 1 數據選擇器數據選擇器輸輸入入數數據據輸輸出出數數據據選擇控制信號選擇控制信號A0Y4選選1數據選擇器數據選擇器D0D3D1D2A11. 邏輯抽象邏輯抽象0 0 0 1 1 0 1 1 D0D1D2D3D0 0 0D0D A1 A0 真值表真值表D1 0 1D2 1 0D3 1 1Y D1D2D32. 邏輯表達式邏輯表達式 013012011010AADAADAADAADY 一、一、4 選選

50、 1 數據選擇器數據選擇器2. 邏輯表達式邏輯表達式 013012011010AADAADAADAADY 3. 邏輯圖邏輯圖33221100 DmDmDmDm 1&11YA11A0D0D1D2D30 0 0 1 1 0 1 1 = D0= D1= D2= D3 二、集成數據選擇器二、集成數據選擇器1. 8 選選 1 數據選擇器數據選擇器74151 74LS151 74251 74LS251引引腳腳排排列列圖圖功功能能示示意意圖圖選通控制端選通控制端 SVCC 地地1324567816 15 14 13 12 11 10 974LS151D4 D5 D6 D7 A0 A1 A2 D3 D

51、2 D1 D0 Y Y SMUXD7A2D0A0A1SYY禁止禁止使能使能1 0 0 0 0D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 0 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 A2 A0 地址端地址端D7 D0 數據輸入端數據輸入端數據輸出端數據輸出端、 YY1 0 YY012701210120AAADAAADAAADY ，選擇器被禁止，選擇器被禁止時時當當 1 S），選擇器被選中（使能，選擇器被選中（使能時時當當 0 S2. 集成數據選擇器的擴展集成數據選擇器的擴展兩片兩片 8 選選 1（74151）1

52、6 選選 1數據選擇器數據選擇器A2 A1 A0 A3 D15 D81Y1S74151 (2)D7A2D0ENA0A1YY2D7 D074151 (1)D7A2D0ENA0A1SYY1低位低位高位高位0 禁止禁止使能使能0 70 D0 D7 D0 D7 1 使能使能禁止禁止D8 D15 0 D8 D15 0 四片四片 8 選選 1（74151）32 選選 1 數據選擇器數據選擇器1/2 74LS139SA4A3A2A1A0&Y方法方法 1： 74LS139 雙雙 2 線線 - 4 線譯碼器線譯碼器74151 (4)D7A2D0ENA0A1S4Y374151 (1)D7A2D0ENA0A

53、1D0S1Y074151 (2)D7A2D0ENA0A1S2Y174151 (3)D7A2D0ENA0A1S3Y2D7D8D15D16D23D24D311 1 1 1 1 0 7禁止禁止 禁止禁止 禁止禁止 禁止禁止 0 0 01 1 1 0 禁止禁止 禁止禁止 禁止禁止 使能使能 0 1禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 使能使能 禁止禁止 禁止禁止 禁止禁止 1 01 1D0 D7 D8 D15 D16 D23 D24 D311 1 0 1 1 0 1 1 0 1 1 1 方法方法 2：74LS153 雙雙 4 選選 1 數據選擇器數據選擇器34

54、 AA（1） （2） （3） （4）輸出信號輸出信號0 0工工 禁禁 禁禁 禁禁70 DD0 1禁禁 工工 禁禁 禁禁158 DD1 0禁禁 禁禁 工工 禁禁2316 DD1 1禁禁 禁禁 禁禁 工工3124 DD譯碼器輸出譯碼器輸出00 Y01 Y02 Y03 Y方法方法 1：四片四片 8 選選 1（74151）32 選選 1 數據選擇器數據選擇器四路四路 8 位位并行數據并行數據四片四片8選選1四路四路 1 位位串行數據串行數據一片一片4選選1一路一路 1 位位串行數據串行數據真值表真值表（使用（使用 74LS139 雙雙 2 線線 - 4 線譯碼器）線譯碼器）3. 4. 2 數據分配器數

55、據分配器 ( Data Demultiplexer )將將 1 路路輸入數據，根據需要分別傳送到輸入數據，根據需要分別傳送到 m 個個輸出端輸出端一、一、1 路路- 4 路數據分配器路數據分配器數據數據輸入輸入數據輸出數據輸出選擇控制選擇控制0 00 11 01 11A0A3210 YYYYD 0 0 00 D 0 00 0 D 00 0 0 D01AAD 01AAD 01AAD 01AAD &Y0&Y1&Y2&Y31A11A1DDA01 路路-4 路路數據分配器數據分配器Y0Y3Y1Y2A1真真值值表表函函數數式式邏輯圖邏輯圖二、集成數據分配器二、集成數據分配

56、器用用 3 線線-8 線譯碼器線譯碼器可實現可實現 1 路路-8 路路數據分配器數據分配器數據輸出數據輸出 S1 數據輸入（數據輸入（D） 32使能控制端使能控制端、 SS）數據輸出（數據輸出（ 70DYY地址碼地址碼 數據輸入數據輸入( (任選一路任選一路) )。實實現現數數據據分分配配器器的的功功能能時時 , 032 SSS2 數據輸入（數據輸入（D）數據輸出（數據輸出（ 70DYY 21使能控制端使能控制端、 SS。實現數據分配器的功能實現數據分配器的功能時時 , 0 , 121 SS74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1

57、Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 3. 5 用用 MSI 實現組合邏輯函數實現組合邏輯函數3. 5. 1 用數據選擇器實現組合邏輯函數用數據選擇器實現組合邏輯函數一、基本原理和步驟一、基本原理和步驟1. 原理：原理：選擇器輸出為標準與或式，含地址變量的選擇器輸出為標準與或式，含地址變量的全部最小項。例如全部最小項。例如 而任何組合邏輯函數都可以表示成為最小項之和而任何組合邏輯函數都可以表示成為最小項之和的形式，故可用數據選擇器實現。的形式，故可用數據選擇器實現。013012011010AADAADAADAADY 01270120AAADAAAD

58、Y 4 選選 18 選選 12. 基本步驟基本步驟(1) 根據根據 n = k - 1 確定數據選擇器的規模和型號確定數據選擇器的規模和型號(n 選擇器選擇器地址碼地址碼，k 函數的函數的變量個數變量個數)(2) 寫出函數的寫出函數的標準與或式標準與或式和選擇器和選擇器輸出信號表達式輸出信號表達式(3) 對照比較確定選擇器各個輸入變量的表達式對照比較確定選擇器各個輸入變量的表達式 (4) 根據采用的根據采用的數據選擇器數據選擇器和和求出的表達式求出的表達式畫出連畫出連線圖。線圖。二、應用舉例二、應用舉例 例例 3.5.1 用數據選擇器實現函數用數據選擇器實現函數 解解 (2) 標準與或式標準與

59、或式ABCCABCBABCAF ACBCABF (1) n = k - -1 = 3 - -1 = 2 可用可用 4 選選 1 數據選擇器數據選擇器 74LS153數據選擇器數據選擇器013012011010AADAADAADAADY (3) 確定輸入變量和地址碼的對應關系確定輸入變量和地址碼的對應關系令令 A1 = A, A0 = B01 BAABCBACBAF則則 D0 = 0 D1 =D2 = C D3 = 1方法一：方法一：ABDBADBADBADY3210 FA BY1/2 74LS153D3D2D1D0A1A0ST1C(4) 畫連線圖畫連線圖方法二：方法二：FB CY1/2 74L

60、S153D3D2D1D0A1A0ST1A令令 A1 = B, A0 = C二、應用舉例二、應用舉例 例例 3.5.1 用數據選擇器實現函數用數據選擇器實現函數 解解 ACBCABF BCDCBDCBDCBD3210 013012011010AADAADAADAADY BCAABCACBCABF 10 BCACBACBCB則則 D0 = 0 D1 =D2 = A D3 = 1畫連線圖畫連線圖例例 用數據選擇器實現函數用數據選擇器實現函數 mZ148,9,10,12,3,4,5,6,7, 解解 (2) 函數函數 Z 的標準與或式的標準與或式DABCDCABDCBADCBADCBA BCDADBCADCBADCBACDBAZ 8 選選 1012701210120AAADAAADAAADY (3) 確定輸入變量和地址碼的對應關系確定輸入變量和地址碼的對應關系(1) n = k-1 = 4-1 = 3若令若令A2 = A, A1=