1、Foundry 工廠專業名詞解釋 chapter11 Active Area 有源區(工作區) 有源晶體管( ACTIVE TRANSISTOR )被 制造的區域即所謂的有源區( ACTIVE AREA )。在標準之 MOS 制造過程中 ACTIVE AREA 是由一層氮化硅光罩即等接氮化硅蝕刻之后的局部場區氧化所 形成的，而由于利用到局部場氧化之步驟，所以 ACTIVE AREA 會受到鳥嘴 (BIRDS BEAK )之影響而比原先之氮化硅光罩所定義的區域來的小，以長 0.6UM 之場區氧化而言，大概會有 0.5UM 之 BIRD SBEAK 存在，也就是說 ACTIVE AREA 比原在之

2、氮化硅光罩所定義的區域小 0.5UM 。2 ACETONE 丙酮 1. 丙酮是有機溶劑的一種， 分子式為 CH3COCH3 。2. 性 質為無色，具刺激性及薄荷臭味之液體。 3. 在 FAB 內之用途，主要在于黃光室 內正光阻之清洗、擦拭。 4. 對神經中樞具中度麻醉性，對皮膚黏膜具輕微毒性， 長期接觸會引起皮膚炎， 吸入過量之丙酮蒸汽會刺激鼻、 眼結膜及咽喉黏膜， 甚 至引起頭痛、惡心、嘔吐、目眩、意識不明等。 5. 允許濃度 1000PPM。3 ADI 顯影后檢查 1. 定義： After Developing Inspection 之縮寫 2. 目的：檢 查黃光室制程；光阻覆蓋一對準一曝

3、光一顯影。發現缺點后，如覆蓋不良、顯影 不良等即予修改，以維護產品良率、品質。3方法：利用目檢、顯微鏡為之。4 AEI蝕刻后檢查1.定義：AEI即After Etching Inspection，在蝕刻制程光 阻去除前及光阻去除后，分別對產品實施全檢或抽樣檢查。 2.目的： 2-1 提高產 品良率，避免不良品外流。 2-2 達到品質的一致性和制程之重復性。 2-3 顯示制 程能力之指針 2-4 阻止異常擴大， 節省成本 3.通常 AEI 檢查出來之不良品， 非必 要時很少作修改， 因為重去氧化層或重長氧化層可能造成組件特性改變可靠性變 差、缺點密度增加，生產成本增高，以及良率降低之缺點。5 A

4、IR SHOWER 空氣洗塵室 進入潔凈室之前， 需穿無塵衣， 因在外面更衣 室之故，無塵衣上沾著塵埃，故進潔凈室之前，需經空氣噴洗機將塵埃吹掉。6 ALIGNMENT 對準 1. 定義： 利用芯片上的對準鍵， 一般用十字鍵和光罩 上的對準鍵合對為之。 2. 目的：在 IC 的制造過程中，必須經過 610 次左右的 對準、曝光來定義電路圖案， 對準就是要將層層圖案精確地定義顯像在芯片上面。3.方法：A.人眼對準B.用光、電組合代替人眼，即機械式對準。7 ALLOY/SINTER 熔合 Alloy 之目的在使鋁與硅基(Silicon Substrate之接 觸有 Ohmic 特性，即電壓與電流成

5、線性關系。 Alloy 也可降低接觸的阻值。8 AL/SI 鋁/硅 靶 此為金屬濺鍍時所使用的一種金屬合金材料利用 Ar 游離 的離子，讓其撞擊此靶的表面，把 Al/Si 的原子撞擊出來，而鍍在芯片表面上， 一般使用之組成為 Al/Si (1%)，將此當作組件與外界導線連接。9 AL/SI/CU 鋁/硅 /銅 金屬濺鍍時所使用的原料名稱，通常是稱為 TARGET，其成分為0.5%銅，1%硅及98.5%鋁，一般制程通常是使用99%鋁1 %硅，后來為了金屬電荷遷移現象（ELEC TROMIGRATION ）故滲加0.5%銅， 以降低金屬電荷遷移。10 ALUMINUN 鋁 此為金屬濺鍍時所使用的一

6、種金屬材料，利用 Ar 游離 的離子，讓其撞擊此種材料做成的靶表面，把 Al 的原子撞擊出來，而鍍在芯片 表面上，將此當作組件與外界導線之連接。11 ANGLE LAPPING 角度研磨 Angle Lapping 的目的是為了測量 Junction的深度，所作的芯片前處理，這種采用光線干涉測量的方法就稱之AngleLapping。公式為Xj=入12 NF即Junction深度等于入射光波長的一半與干涉條紋數 之乘積。但漸漸的隨著 VLSI 組件的縮小，準確度及精密度都無法因應。如 SRP（Spreadi ng Resista nee Prqb ing）是應用 An gle Lappi ng

7、的方法作前處理，采用 的方法是以表面植入濃度與阻值的對應關系求出Junction的深度，精確度遠超過入射光干涉法。12 ANGSTRON 埃 是一個長度單位，其大小為 1 公尺的百億分之一，約為 人的頭發寬度之五十萬分之一。此單位常用于 IC制程上，表示其層（如SiO2, Poly，SiN.）厚度時用。13 APCVD （ ATMOSPRESSURE） 常壓化學氣相沉 積 APCVD 為 Atmosphere（大氣），Pressure壓力），Chemical（化學），Vapor（氣相）及 Deposition（沉 積）的縮寫，也就是說，反應氣體（如 SiH4（g），B2H6（g），和02（g）

8、在常壓下起 化學反應而生成一層固態的生成物（如 BPSG）于芯片上。14 AS75 砷 自然界元素之一；由 33個質子， 42個中子即 75個電子所組成。 半導體工業用的砷離子（As + ）可由AsH3氣體分解得到。砷是N-TYPE DOPANT 常用作N-場區、空乏區及S/D植入。15 ASHING， STRIPPING 電漿光阻去除 1. 電漿預處理，系利用電漿方式 （Plasma，將芯片表面之光阻加以去除。2.電漿光阻去除的原理，系利用氧氣在電漿中所產生只自由基（Radical）與光阻（高分子的有機物）發生作用，產生 揮發性的氣體，再由幫浦抽走，達到光阻去除的目的。 3. 電漿光組的產生

9、速率 通常較酸液光阻去除為慢， 但是若產品經過離子植入或電漿蝕刻后， 表面之光阻 或發生碳化或石墨化等化學作用，整個表面之光阻均已變質，若以硫酸吃光阻， 無法將表面已變質之光阻加以去除，故均必須先以電漿光阻去除之方式來做。16 ASSEMBLY 晶粒封裝 以樹酯或陶瓷材料，將晶粒包在其中，以達到保 護晶粒，隔絕環境污染的目的，而此一連串的加工過程，即稱為晶粒封裝（Assembly） 0封裝的材料不同，其封裝的作法亦不同，本公司幾乎都是以樹酯 材料作晶粒的封裝，制程包括：芯片切割 一晶粒目檢一晶粒上架（導線架， 即Lead frame）焊線模壓封裝穩定烘烤（使樹酯物性穩定） 切框、彎腳 成型一腳

10、沾錫一蓋印一完成。以樹酯為材料之IC,通常用于消費性產品，如計算機、計算器，而以陶瓷作封裝材料之IC,屬于高性賴度之組件，通常用于飛彈、火箭等較精密的產品上。17 BACK GRINDING 晶背研磨 利用研磨機將芯片背面磨薄以便測試包裝，著重的是厚度均勻度及背面之干凈度。 一般6吋芯片之厚度約20miI30 mil 左右，為了便于晶粒封裝打線，故需將芯片厚度磨薄至10 mil15mil左右。18 BAKE, SOFT BAKE,HARD BAKE 烘烤，軟烤，預烤 烘烤（Bake）:在集成電路芯片上的制造過程中，將芯片至于稍高溫（60C250 E）的烘箱內或 熱板上均可謂之烘烤，隨其目的的不

11、同，可區分微軟烤（Soft bake）與預烤（Hard bake）。軟烤（Soft bake）:其使用時機是在上完光阻后，主要目的是為了將光阻 中的溶劑蒸發去除，并且可增加光阻與芯片之附著力。預烤（Hard bake）:又稱為蝕刻前烘烤（pre-etch bake），主要目的為去除水氣，增加光阻附著性，尤其在 濕蝕刻（wet etching）更為重要，預烤不全長會造成過蝕刻。19 BF2二氟化硼 一種供做離子植入用之離子。 BF2 +是由BF3 +氣體 晶燈絲加熱分解成: B10、 B11、 F19、 B10F2、 B11F2 。經 Extract 拉出及質譜 磁場分析后而得到。 是一種P-t

12、ype離子，通常用作VT植入（閘層）及S/D植 入。20 BOAT晶舟Boat原意是單木舟，在半導體IC制造過程中，常需要用一種工具作芯片傳送、清洗及加工，這種承載芯片的工具，我們稱之為Boat。一般 Boat 有兩種材質，一是石英、另一是鐵氟龍。石英 Boat 用在溫度較高（大于 300 C）的場合。而鐵氟龍Boat則用在傳送或酸處理的場合。21 B.O.E 緩沖蝕刻液 BOE 是 HF 與 NH4F 依不同比例混合而成。 6:1 BOE 蝕刻即表示 HF: NH4F=1 : 6 的成分混合而成。 HF 為主要的蝕刻液， NH4F 則 作為緩沖劑使用。利用NH4F固定H+的濃度，使之保持一定

13、的蝕刻率。HF 會浸蝕玻璃及任何含硅石的物質， 對皮膚有強烈的腐蝕性， 不小心被濺到， 應用 大量水沖洗。22 BONDING PAD 焊墊 焊墊晶利用以連接金線或鋁線的金屬層。 在晶粒封裝（Assembly）的制程中，有一個步驟是作 焊線”即是用金線（塑料包裝體） 或鋁線（陶瓷包裝體）將晶粒的線路與包裝體之各個接腳依焊線圖（BondingDiagram）連接在一起，如此一來，晶粒的功能才能有效地應用。由于晶粒上的 金屬線路的寬度即間隙都非常窄小， （目前 SIMC 所致的產品約是微米左右的線 寬或間隙），而用來連接用的金線或鋁線其線徑目前由于受到材料的延展性即對 金屬接線強度要求的限制，祇能

14、做到 1.01.3mil（25.433j 微米）左右，在此 情況下，要把二、三十微米的金屬線直接連接到金屬線路間距只有 3 微米的晶粒 上，一定會造成多條鋁線的接橋，故晶粒上的鋁路，在其末端皆設計成一個約4mil 見方的金屬層， 此即為焊墊， 以作為接線使用。 焊墊通常分布再晶粒之四個 外圍上（以粒封裝時的焊線作業） ，其形狀多為正方形，亦有人將第一焊線點作 成圓形，以資辨識。焊墊因為要作接線，其上得護層必須蝕刻掉，故可在焊墊上 清楚地看到 “開窗線 ”。而晶粒上有時亦可看到大塊的金屬層， 位于晶粒內部而非 四周，其上也看不到開窗線，是為電容。23 BORON 硼 自然元素之一。由五個質子及六

15、個中子所組成。所以原子量 是11。另外有同位素，是由五個質子及五個中子所組成原子量是10 （B10）。自然界中這兩種同位素之比例是 4：1，可由磁場質譜分析中看出，是一種 P-type 的離子（ B 11），用來作場區、井區、 VT 及 S/D 植入。24 BPSG含硼及磷的硅化物 BPSG乃介于Poly之上、Metal之下，可做為 上下兩層絕緣之用，加硼、磷主要目的在使回流后的 Step較平緩，以防止Metal line 濺鍍上去后，造成斷線。25 BREAKDOWN VOLTAGE 崩潰電壓 反向P-N接面組件所加之電壓為 P 接負而 N 接正，如為此種接法則當所加電壓通在某個特定值以下時

16、反向電流很 小，而當所加電壓值大于此特定值后， 反向電流會急遽增加， 此特定值也就是吾 人所謂的崩潰電壓（BREAKDOWN VOLTAGE ） 一般吾人所定義反向 P+ - N 接面之反向電流為1UA時之電壓為崩潰電壓，在 P+ - N或N + -P之接回組件 中崩潰電壓，隨著N （或者P）之濃度之增加而減小。26 BURN IN預燒試驗預燒（Burn in）為可靠性測試的一種，旨在檢驗 出哪些在使用初期即損壞的產品， 而在出貨前予以剔除。 預燒試驗的作法， 乃是 將組件（產品）至于高溫的環境下，加上指定的正向或反向的直流電壓，如此殘 留在晶粒上氧化層與金屬層之外來雜質離子或腐蝕性離子將容易

17、游離而使故障模式（Failure Mode）提早顯現出來，達到篩選、剔除早期夭折產品之目的。 預燒試驗分為靜態預燒（Static Burn in）與動態預燒（Dy namic Burn in） 兩種，前者在試驗時， 只在組件上加上額定的工作電壓即消耗額定的功率， 而后 者除此外并有仿真實際工作情況的訊號輸入， 故較接近實際狀況， 也較嚴格。 基 本上，每一批產品在出貨前， 皆須作百分之百的預燒試驗， 馾由于成本及交貨其 等因素，有些產品舊祇作抽樣（部分）的預燒試驗，通過后才出貨。另外對于一 些我們認為它品質夠穩定且夠水準的產品， 亦可以抽樣的方式進行， 當然，具有 高信賴度的產品，皆須通過百分

18、之百的預燒試驗。27 CAD 計算機輔助設計 CAD ：Computer Aided Design 計算機輔助設計， 此名詞所包含的范圍很廣， 可泛稱一切計算機為工具， 所進行之設計； 因此不僅 在 IC 設計上用得到，建筑上之設計，飛機、船體之設計，都可能用到。在以往 計算機尚未廣泛應用時， 設計者必須以有限之記憶、 經驗來進行設計， 可是有了 所謂 CAD 后，我們把一些常用之規則、經驗存入計算機后，后面的設計者，變 可節省不少從頭摸索的工作， 如此不僅大幅地提高了設計的準確度， 使設計的領 域進入另一新天地。28 CD MEASUREMENT 微距測試 CD: Critical Dime

19、nsion 之簡稱。通常于 某一個層次中， 為了控制其最小線距， 我們會制作一些代表性之量測圖形于晶方 中，通常置于晶方之邊緣。簡言之，微距測量長當作一個重要之制程指針，可代 表黃光制程之控制好壞。 量測 CD 之層次通常是對線距控制較重要之層次， 如氮 化硅、POLY、CONT、MET等，而目前較常用于測量之圖形有品字型，L-BAR 等。29 CH3COOH 醋酸 ACETIC ACID 醋酸澄清、無色液體、有刺激性氣味、熔點16.63C、沸點118C。與水、酒精、乙醚互溶。可燃。冰醋酸是99.8%以上之純化物， 有別于水容易的醋酸食入或吸入純醋酸有中等的毒性， 對皮膚及組 織有刺激性，危害

20、性不大，被濺到用水沖洗。30 CHAMBER 真空室 ,反應室 專指一密閉的空間，常有特殊的用途：諸如 抽真空、 氣體反應或金屬濺度等。 針對此特殊空間之種種外在或內在環境： 例如 外在粒子數(particle)、濕度及內在溫度、壓力、氣體流量、粒子數等加以控制。 達到芯片最佳反應條件。31 CHANNEL 信道 當在 MOS 晶體管的閘極上加上電壓( PMOS 為負， NMOS為正)，則閘極下的電子或電洞會被其電場所吸引或排斥而使閘極下之區 域形成一反轉層(In version Layer),也就是其下之半導體 P-type變成N-type Si, N-type變成P-type Si,而與源

21、極和汲極，我們舊稱此反轉層為 信道”。信道的長 度“ChanneLength ”寸MOS組件的參數有著極重要的影響，故我們對 POLY CD 的控制需要非常謹慎。32 CHIP ,DIE晶粒 一片芯片(OR晶圓，即Wafer)上有許多相同的方形小單位，這些小單位及稱為晶粒。 同一芯片上每個晶粒都是相同的構造， 具有相同 的功能，每個晶粒經包裝后，可制成一顆顆我們日常生活中常見的IC,故每一芯片所能制造出的 IC 數量是很可觀的，從幾百個到幾千個不等。同樣地，如果 因制造的疏忽而產生的缺點，往往就會波及成百成千個產品。33 CLT(CARRIER LIFE TIME ) 截子生命周期 一、 定義

22、少數戴子再溫度 平均時電子被束縛在原子格內， 當外加能量時， 電子獲得能量， 脫離原子格束縛， 形成自由狀態而參與電流島通的的工作，但能量消失后，這些電子 /電洞將因在 結合因素回復至平衡狀態， 因子當這些載子由被激發后回復平衡期間， 稱之為少 數載子“LIFETIME “二、應用范圍1.評估盧管和清洗槽的干凈度 2.針對芯片之 清潔度及損傷程度對CLT值有影響為A.芯片中離子污染濃度及污染之金屬種類 B.芯片中結晶缺陷濃度34 CMOS 互補式金氧半導體 金屬氧化膜半導體( MOS， METAL-OXIDE SEMICONDUCTOR )其制程程序及先在單晶硅上形成絕緣氧化膜，再沉積一層 復

23、晶硅（或金屬）作為閘極，利用家到閘極的電場來控制 MOS 組件的開關（導 電或不導電）。按照導電載子的種類，MOS，又可分成兩種類型：NMOS （由電 子 導 電 ） 和 PMOS （ 由 電 洞 導 電 ）。 而 互 補 式 金 氧 半 導 體 （CMOSCOMPLEMENTARY MOS ）則是由NMOS及PMOS組合而成，具有省 電、抗噪聲能力強、a-PARTICLE免疫力好等許多優點，是超大規模集成電路 （VLSI ）的主流。35 COATING 光阻覆蓋 將光阻劑以浸泡、噴霧、刷怖、或滾壓等方法加于 芯片上，稱為光阻覆蓋。 目前效果最佳的方法為旋轉法； 旋轉法乃是將芯片以真 空吸附于

24、一個可旋轉的芯片支持器上， 適量的光阻劑加在芯片中央， 然后芯片開 始轉動，芯片上的光阻劑向外流開， 很均勻的散在芯片上。 要得到均勻的光阻膜， 旋轉速度必須適中穩定。 而旋轉速度和光阻劑黏滯性絕應所鍍光阻劑的厚度。 光 阻劑加上后， 必須經過軟烤的步驟， 以除去光阻劑中過多的溶劑， 進而使光阻膜 較為堅硬，同時增加光阻膜與芯片的接合能力的主要方法就是在于適當調整軟烤 溫度與時間。 經過了以上的鍍光阻膜即軟烤過程， 也就是完成了整個光阻覆蓋的 步驟。36 CROSS SECTION 橫截面 IC 的制造基本上是由一層一層的圖案堆積上 去，而為了了解堆積圖案的構造， 以改善制程或解決制程問題，

25、經常會利用破壞 性切割方式以電子顯微鏡（SEM）來觀察，而切割橫截面、觀察橫截面的方式是 其中較為普遍之一種。37 C-V PLOT 電容,電壓圓 譯意為電容、 電壓圖： 也就是說當組件在不同狀 況下，在閘極上施以某一電壓時，會產生不同之電容值（此電壓可為正或負） ， 如此組件為理想的組件；也就是閘極和汲極間幾乎沒有雜質在里面（COMTAMINATION ）。當外界環境改變時（溫度或壓力） ，并不太會影響它的 電容值，利用此可 MONITOR MOS組件之好壞，一般 V V 0.2為正常。38 CWQC 全公司品質管制 以往有些經營者或老板，一直都認為品質管制 是品管部門或品管主管的責任，遇到

26、品質管制做不好時，即立即指責品質主管， 這是不對的。 品質管制不是品質部門或某一單位就可以做好的， 而是全公司每一 部門全體人員都參與才能做好。 固品質管制為達到經營的目的， 必須結合公司內 所有部門全體人員協力合作， 構成一個能共同認識， 亦于實施的體系， 并使工作 標準化，且使所定的各種事項確實實行，使自市場調查、研究、開發、設計、采 購、制造、檢查、試驗、出貨、銷售、服務為止的每一階段的品質都能有效的管 理，這就是所謂的全公司品質管制 （ Company Wide Quality Control） 。實施 CWQC 的目的最主要的就是要改善企業體質； 即發覺問題的體質、 重視計劃的體質、

27、 重 點指向的體質、重視過程的體質，以及全員有體系導向的體質。39 CYCLE TIME 生產周期時間 指原料由投入生產線到產品于生產線產生所需之生產 /制造時間。在 TI-ACER ，生產周期有兩種解釋：一為 “芯片產出周期 時間 ” WAFER-OUT CYCLE TIME ）, 一為 制程周期時間 ” PROCESS CYCLE TIME） “芯片產出周期時間 ”乃指單一批號之芯片由投入到產出所需之生產 /制造 時間。 “制程周期時間 ”則指所有芯片于單一工站平均生產 /制造時間，而各工站 （從頭至尾）平均生產 /制造之加總極為該制程之制程周期時間。目前TI-ACERLINE REPOR

28、T 之生產周期時間乃采用 “制程周期時間 ”。一般而言，生產周期時 間可以下列公式概略推算之：生產周期時間=在制品（WIP ） /產能 （THROUGHOUT）40 CYCLE TIME 生產周期 IC 制造流程復雜，且其程序很長，自芯片投入 至晶圓測試完成，謂之Cycle Time。由于IC生命周期很短，自開發、生產至銷 售，需要迅速且能掌握時效，故 Cycle Time 越短，競爭能力就越高，能掌握產 品上市契機，就能獲取最大的利潤。由于 Cycle Time 長，不容許生產中的芯片 因故報廢或重做， 故各項操作過程都要依照規范進行， 且要做好故障排除讓產品 流程順利，早日出 FIB 上市

29、銷售。41 DEFECT DENSITY 缺點密度 缺點密度系指芯片單位面積上（如每 平方公分、每平方英吋等） 有多少缺點數之意， 此缺點數一般可分為兩大類： A. 可視性缺點 B. 不可視性缺點。前者可藉由一般光學顯微鏡檢查出來（如橋接、 斷線），由于芯片制造過程甚為復雜漫長，芯片上缺點數越少，產品量率品質必 然越佳，故缺點密度常備用來當作一個工廠制造的產品品質好壞的指針。42 DEHYDRATION BAKE 去水烘烤 目的：去除芯片表面水分，增加光阻 附著力。以免芯片表面曝光顯影后光阻掀起。方法：在光阻覆蓋之前，利用高溫（120C或150C ）加熱方式為之。43 DENSIFY密化CVD

30、沉積后，由于所沈積之薄膜（THIN FILM之密度很 低），故以高溫步驟使薄膜中之分子重新結合，以提高其密度，此種高溫步驟即稱為密化。密化通常以爐管在 800C以上的溫度完成，但也可在快速升降溫機臺（ RTP；RAPID THERMAL PROCESS ）完成。44 DESCUM電漿預處理1.電漿預處理，系利用電漿方式（Plasma），將芯片表面之光阻加以去除，但其去光阻的時間，較一般電漿光阻去除（Stripping）為短。其目的只是在于將芯片表面之光阻因顯影預烤等制程所造成之光阻毛邊或 細屑（Scum）加以去除，以使圖形不失真，蝕刻出來之圖案不會有殘余。2.有關電漿去除光阻之原理，請參閱電漿光阻去除 （Ashing）。 3. 通常作電漿預 處理，均以較低之力，及小之功率為之，也就是使光阻之蝕刻率降低得很低，使 得均勻度能提高，以保持完整的圖形，達到電漿預處理的目的。45 DESIGN RULE 設計規范 由于半導體制程技術，系一們專業、精致又復 雜的技術，容易受到不同制造設備制程方法（RECIPE）的影響，故在考慮各項 產品如何從事制造技術完善， 成功地制造出來時， 需有一套規范來做有關技術上 之規定，此即