1、簡易頻率特性測試儀摘要：本次設計制作的頻率特性測試儀主要由正交掃頻信號源、被測網絡、乘法器、 低通濾波和顯示等模塊組成。通過數字合成器AD9854產生兩路正交信號，經過放大器放大后，通過待測RLC網絡，輸出信號與乘法器AD835相乘，后通過低通 濾波器濾出直流分量，經過放大后送入 AD整體電路采用320*240分辨率的屏 幕顯示，由stm32單片機采集數據繪制相應的特性曲線， 本系統具有低本錢、人 機友好等特點。該設計是一份較好的簡易頻率特性測試儀方案，可根本達到所有設計要求。關鍵字：頻率特性測試儀，AD9854 stm32單片機一、方案論證與比擬1. 正交掃頻信號源方案比擬：方案一：采用FP

2、GA與DA吉合構建DDS局部，通過程序控制頻率，由 DA俞 出波形。但是FPGA咅頻后無法達到穩定度w 0.0001，且制作復雜，整體本錢較 高，所以不建議采用本方案。方案二：采用高速數字合成器 AD9854可以輸出I、Q兩路合成信號。AD9854 允許輸出的信號頻率高達150MHZ,系統時鐘最高可達300M輸出誤差和輸出失 調都很小，符合本次設計要求，所以決定采用此方案。2. 乘法器方案比擬：方案一：利用運放與比擬器搭建乘法器電路， 整體電路制作復雜，且很難達 到高頻率的要求，所以不采用此方案。方案二：利用高速乘法器AD835其特點是帶寬可達250MHz外圍電路簡單， 制作方便。可達到設計要

3、求，所以決定采用此方案。方案一：采用貼片電感進展制作，此方法電感精度有限，需要固定不停更換 電容以達到最優品質因數，費時。所以不采用此方案。方案二：采用繞線電感進展制作。此方法可以方便地更改電感值，從而快速 得到需要的中心頻率與品質因數。 相比方案一精度更高，更方便，因此采用此方 案。4總體方案設計:根據如下系統總體框圖可看出本系統通過直接數字合成器AD9854產生兩路正交信號，經過放大器放大。后因輸出時進展了阻抗匹配，所以接兩倍跟隨器以 保證相位一致。跟隨器輸出信號通過待測 RLC網絡，再與乘法器AD835相乘，后 通過低通濾波器濾出直流分量，經過放大后送入 AD由+ 可得到幅度，同 時相角

4、可由arclan?T）得到，數據送入單片機進展處理。放大器采用ths3001放 大8倍，AD835（乍為信號乘法器，opa2320作為低通濾波器，op27制作放大器。整體電路采用320*240的屏幕分辨率，由stm32單片機進展驅動。整體電路采用± 5V、+3.3V 供電。以下是總體系統框圖：跟隨常器AD98直接數字合成產生雙路交信號Ths3001>放大器_放大咅AD835乘法器工OPA23208階低曲'濾波器直流放大器f跟隨常» RL網絡ThS3001卜放大器4放大咅跟隨常器AD83 5乘法器OPA2320> 8階低耀濾波器直流放大器fADCADC圖1

5、系統總體框圖二、理論分析與計算AD9854產生兩類正交信號Acoswt和Asinwt。信號通過通過被測網絡輸出信 號可表示為Bcos（wt+ © ）如此經過乘法器相乘可得兩路信號為：XI （t） = Acoswt * Bcos（wt 十巾）一 -ABI cos * + cos（2wr + 巾）IX2（t） = Asinwt » Bcos（wt +（） = yABlsin « - sin（2wt + <|）II1后通過濾波器濾除高頻分量得到x1=ABcos（ © ）和x2=-w ABsi n（ © ）后經過直流偏置與放大后輸出直流信號 y仁

6、k x1+b,同理另一路輸出y2=k x2+b。經ADC采樣后進入單片機。相頻響應和幅頻響應由輸入的兩路信號共同參與計算得到：相頻響應：）=血血（-3=眥仙（-；需=嘰3 （厚B一斗任1童+耳2?幅頻響應卩K訕=201昭°口= 201隔| 一本次濾波器的設計是需要輸出一個帶有直流分量的混頻信號，設計采用的 Butterworth型，其特點是是在通帶中具有最平幅度，從通帶衰減較慢。設一共 需掃描N個點，采取5倍采樣頻率如此中心頻率一=壬。由于本設計中掃頻步進 取 100KHz 1MHz f 40MHz，所以 N=39Q2s,可取貯等于 1kHz。利用TI Filter軟件輔助設計，取截

7、止頻率 30Hz,反應方式為多重反應，可設計得 到八階低通濾波器。此題要求頻率X圍在1MHz f 40MHz ,測量誤差絕對值w 0.5dB。掃頻最小步進為100kHz, 次掃頻時間w 2s。2s內1-40M、步進100kHz,如此數據的變 化率為0.05s。考慮到stm32內置ADC可滿足2s內391頻點的設計要求，因此 可以采用此ADC進展設計使用。本測試網絡為LC串聯諧振回路，"2°噲=2哋曲匸伽,可計算得WqL 2rrf>L20MHz 由=4LC局部相當于短路。因為r£12.2O1 RH q。中心頻率0為Q， L=3.3uH， C=27pF頻率X圍1

8、M-40MHz步進100kHz,如此有390個點。我們采用 320*240分 辨率的彩屏來顯示幅頻與相位。整個顯示圖像根據測量結果轉化為對應的點從+90°到-90。變化顯示。具體參數包括模式、頻率、幅度、相位、中心頻率、帶 寬會在圖像側邊顯示。參數具體計算是根據幅頻響應與相頻響應模擬分析轉換為 數學分析通過單片機計算得到并在屏幕上進展顯示。三、電路與程序設計'后接截止頻率120MHz七階濾波器濾除噪聲。其他引腳參考AD9854手冊經 典電路進展連接。為滿足幅值要求，我們采用Ths3001芯片制作如如下圖3所示 同向放大器，使輸出信號經過放大器峰峰值可放大 4倍。r?Yl70l

9、uj=r2rz=1iXiJL12£諂D-MR - /也-2 IC'hbDl3j r： :i:：KMDUKLK fiTEMixHr-rJMIM"述 EI：M；：U：E . EEbtfK" ?>*<.- *-'丈遠ETMOL!K<'T2 沁HID hVD； K5 DKVTIAGNDPLLVBD rtn麗険 15-1圖2 AD9854設計電路圖3 Ths3001放大器設計電路如如下圖4所示，乘法器我們采用 AD835芯片進展制作，其帶寬250MHz遠5 / 9遠滿足40MHz的題目要求，其中四個引腳 X2與丫2直接接地 位器進展

10、偏置調節根據其根本傳遞函數XI、X2和Y1、Y2我們只用至U XI、Y1,W=XY+即可實現乘法功能，Z腳連接電O本次設計我們采用opa2320制作8階濾波器，如如下圖5所示，濾波器選型 為butterworth 型，截止頻率30Hz,采用濾波器設計軟件可設計得到。圖5濾波器設計電路如如下圖6所示，增加跟隨器電路連接到 RLC網絡。RLC俞入阻抗50QQ， L為3.3uH,C經實際測量最終選擇27pf,經實際測量可滿足中心頻率與品質因數 的要求。圖6 RLC設計電路本系統采用stm32控制顯示屏進展幅頻與相頻特性曲線的顯示，利用FPGA承受來自AD傳輸的信息進展數據處理。整個系統初始化后進入功

11、能選擇界面通 過選擇不同的模式進展不同頻率選擇，從而顯示結果，整體流程如如下圖7：圖7主程序流程圖四、測試方案與測試結果1RIGOL DS110你波器2RIGOL DG1062信號發生器3RIGOL DP832 直流電源4VICTOR VC890C+數字萬用表1正交掃頻信號源測量DD護生兩路正交信號，輸入示波器，即可顯示相應波形，頻率，幅度，相 位等信息，改變頻率觀察幅度變換。設定信號源的掃頻X圍與步進，用示波器測 量掃頻信號，記錄實驗結果。2發揮局部測量設定信號輸出頻率，用示波器測量兩路信號幅值與相位， 記錄實驗結果。單 獨測試RLC網絡，把其接入信號源，設置負載 50Q，掃頻模式，觀察中心

12、頻率 與品質因數。記錄實驗結果。1正交掃頻信號源測量結果:表1 DDS信號源測量結果表頻率Hz)1M5M10M15M20M25M30M35M40MCH1(V)CH2(V)幅度平衡誤差頻率穩定度10 §10-|io-B10 J阿10 510 510 5相位差(° )899090889290803617通過結果可看出低頻時根本滿足所有設計根本要求， 但頻率較高時相位出現 偏移，相位誤差無法達到要求。由U2-U1)/U1 X 100煩看出幅度也無法達到幅 度誤差要求。整體波形在高頻處略有偏移。2發揮局部測試結果:表2發揮局部測試結果表頻率/Hz1M5M10M15M20M25M30M35M40M幅度/dB-10-100相位/ °89815925-35-46-53-56-58經計算，幅度誤差在設計要求 X圍內，但相位達不到所需條件。RLC網絡：實測RLC測試網絡，中心頻率 20.7MHz,帶寬14.5MHz誤差X圍 內，中心頻率到達要求，但是品質因數 1.42未能達到4的要求。綜上可以看出 高頻時DDS俞出波形出現問題，導致相位、幅度未能達到要求，從而影響后面串 聯諧振電路相位也未能達到設計要求。五、總結本次設計采用AD9854設計制作DDS進展1M-40M步進100kHz掃