1、.計(jì)算機(jī)原理與設(shè)計(jì)實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)二存儲(chǔ)器實(shí)驗(yàn)： XXX學(xué)號(hào)： 2013551728班級(jí)： 13級(jí)軟件工程2班實(shí)驗(yàn)日期： 2014年 10 月29 日實(shí)驗(yàn)地點(diǎn)信息樓605硬件環(huán)境Intel(R) Core i3-3240 ,1.91GB系統(tǒng)環(huán)境Windows XP SP3設(shè)計(jì)軟件Quartus II 13.0器件型號(hào)EP1C12QC240C81.FPGA中ROM定制與讀出實(shí)驗(yàn)一實(shí)驗(yàn)?zāi)康?、掌握FPGA中ROM的設(shè)置，作為只讀存儲(chǔ)器ROM的工作特性和配置方法。2、用文本編輯器編輯mif文件配置ROM，學(xué)習(xí)將程序代碼以mif格式文件加載于ROM中；3、在初始化存儲(chǔ)器編輯窗口編輯mif文件配置ROM；4

2、、驗(yàn)證FPGA中ROM的功能。二實(shí)驗(yàn)原理ALTERA的FPGA中有許多可調(diào)用的模塊庫(kù)，可構(gòu)成如rom、ram、fifo等存儲(chǔ)器結(jié)構(gòu)。CPU中的重要部件，如RAM、ROM可直接調(diào)用他們構(gòu)成，因此在FPGA中利用嵌入式陣列塊EAB可以構(gòu)成各種結(jié)構(gòu)的存儲(chǔ)器，ROM是其中的一種。ROM有5組信號(hào)：地址信號(hào)address 、數(shù)據(jù)信號(hào)q 、時(shí)鐘信號(hào)inclock、outclock、允許信號(hào)memenable，其參數(shù)都是可以設(shè)定的。由于ROM是只讀存儲(chǔ)器，所以它的數(shù)據(jù)口是單向的輸出端口，ROM中的數(shù)據(jù)是在對(duì)FPGA現(xiàn)場(chǎng)配置時(shí)，通過(guò)配置文件一起寫(xiě)入存儲(chǔ)單元的。圖2-1-1中的ROM有3組信號(hào)：inclk輸入時(shí)

3、鐘脈沖；instruction31.0lpm_ROM的32位數(shù)據(jù)輸出端；a4.0lpm_ROM的5位讀出地址。實(shí)驗(yàn)中主要應(yīng)掌握以下三方面的內(nèi)容：（1）ROM的參數(shù)設(shè)置；（2）ROM中數(shù)據(jù)的寫(xiě)入，即FILE初始化文件的編寫(xiě)；（3）ROM的實(shí)際應(yīng)用，在GW48_CP+實(shí)驗(yàn)臺(tái)上的調(diào)試方法。三實(shí)驗(yàn)步驟（1）新建工程。工程名是scinstmem.qpf。（2）用初始化存儲(chǔ)器編輯窗口編輯ROM配置文件（文件名.mif）。這里預(yù)先給出后面將要用到的指令存儲(chǔ)器初始化文件：scinstmem.mif 。如下圖，scinstmem.mif中的數(shù)據(jù)是機(jī)器指令代碼。scinstmem.mif中的數(shù)據(jù)（3）模塊設(shè)計(jì)。用

4、圖形編輯，使用工具M(jìn)ega Wizard Plug-In Manager，定制指令存儲(chǔ)器rom宏功能塊。設(shè)置地址總線寬度address和數(shù)據(jù)總線寬度q，分別為5位和32位,并添加輸入輸出引腳，如圖設(shè)置和連接。ROM的結(jié)構(gòu)圖在設(shè)置rom數(shù)據(jù)參數(shù)選擇項(xiàng)file的對(duì)應(yīng)窗口中（下圖），用鍵盤(pán)輸入ROM配置文件的路徑（scinstmem.mif），然后設(shè)置在系統(tǒng)ROM/RAM讀寫(xiě)允許，以便能對(duì)FPGA中的ROM在系統(tǒng)讀寫(xiě)。設(shè)置在系統(tǒng)ROM/RAM讀寫(xiě)允許（4）全程編譯。（5）畫(huà)波形文件并進(jìn)行功能仿真。波形如上圖。（6）引腳鎖定。引腳分配如下表：Node NameLocationclkPIN_240a4P

5、IN_6a3PIN_4a2PIN_3a1PIN_2a0PIN_1instruction31PIN_168instruction30PIN_167instruction29PIN_166instruction28PIN_165instruction27PIN_164instruction26PIN_163instruction25PIN_162instruction24PIN_161instruction23PIN_160instruction22PIN_159instruction21PIN_158instruction20PIN_141instruction19PIN_140instruct

6、ion18PIN_139instruction17PIN_138instruction16PIN_137instruction15PIN_136instruction14PIN_135instruction13PIN_134instruction12PIN_133instruction11PIN_132instruction10PIN_128instruction9PIN_41instruction8PIN_21instruction7PIN_20instruction6PIN_19instruction5PIN_18instruction4PIN_17instruction3PIN_16in

7、struction2PIN_15instruction1PIN_14instruction0PIN_13（7）全程編譯。（8）編程下載。下載SOF文件至FPGA，改變ROM的地址a4.0，外加讀脈沖，通過(guò)實(shí)驗(yàn)臺(tái)上的數(shù)碼管比較讀出的數(shù)據(jù)是否與初始化數(shù)據(jù)(scinstmem.mif中的數(shù)據(jù))一致。注，工程名是scinstmem.qpf，下載scinstmem.sof示例文件至實(shí)驗(yàn)臺(tái)上的FPGA，選擇實(shí)驗(yàn)電路模式仍為NO.0，32位數(shù)據(jù)輸出由數(shù)碼8至數(shù)碼1顯示，5位地址由鍵2、鍵1輸入，鍵1負(fù)責(zé)低4位，地址鎖存時(shí)鐘CLK由鍵8控制，每一次上升沿，將地址鎖入，數(shù)碼管8/7/6/5/4/3/2/1將顯示

8、ROM中輸出的數(shù)據(jù)。發(fā)光管8至1顯示輸入的5位地址值。（9）在系統(tǒng)讀寫(xiě)。打開(kāi)QuartusII的在系統(tǒng)存儲(chǔ)模塊讀寫(xiě)工具In-system Momery_Content Editor，了解FPGA中ROM中的數(shù)據(jù)，并對(duì)其進(jìn)行在系統(tǒng)寫(xiě)操作（下圖）。在系統(tǒng)存儲(chǔ)模塊讀寫(xiě)（10）實(shí)驗(yàn)數(shù)據(jù)記錄實(shí)驗(yàn)數(shù)據(jù)如下表：a245717instruction20050004AC820008C8900002005000380000172FPGA中RAM讀寫(xiě)實(shí)驗(yàn)一實(shí)驗(yàn)?zāi)康?、了解FPGA中RAM模塊ram的功能2、掌握ram的參數(shù)設(shè)置和使用方法3、掌握ram作為隨機(jī)存儲(chǔ)器RAM的工作特性和讀寫(xiě)方法。二實(shí)驗(yàn)原理在FPGA中利

9、用嵌入式陣列塊EAB可以構(gòu)成存儲(chǔ)器，ram的結(jié)構(gòu)如下圖。從DATAIN7.0輸入的低8位數(shù)據(jù)由ext8to32.v進(jìn)行零擴(kuò)展為32位輸入數(shù)據(jù)后，送入ram的左邊data31.0輸入，從右邊out31.0輸出，wren為讀/寫(xiě)控制信號(hào)端。數(shù)據(jù)的寫(xiě)入：當(dāng)輸入數(shù)據(jù)和地址準(zhǔn)備好以后，clk是地址鎖存時(shí)鐘，當(dāng)信號(hào)上升沿到來(lái)時(shí)，地址被鎖存，數(shù)據(jù)寫(xiě)入存儲(chǔ)單元。數(shù)據(jù)的讀出：從address4.0輸入存儲(chǔ)單元地址，在clk信號(hào)上升沿到來(lái)時(shí)，該單元數(shù)據(jù)從out31.0輸出。wren讀/寫(xiě)控制端，低電平時(shí)進(jìn)行讀操作，高電平時(shí)進(jìn)行寫(xiě)操作；clk讀/寫(xiě)時(shí)鐘脈沖；DATAIN7.0 低8位數(shù)據(jù)輸入端；data31.0RA

10、M的32位數(shù)據(jù)輸入端；address4.0RAM的讀出和寫(xiě)入地址；out31.0RAM的32位數(shù)據(jù)輸出端。lpm_ram_dp實(shí)驗(yàn)電路圖三實(shí)驗(yàn)步驟（1）RAM定制與ROM基本相同，實(shí)驗(yàn)步驟也類(lèi)似。按圖輸入電路圖，同樣使用工具M(jìn)ega Wizard Plug-In Manager。設(shè)置地址總線寬度address和數(shù)據(jù)總線寬度q，分別為5位和32位,并進(jìn)行編譯、仿真、引腳鎖定、FPGA配置。（2）注意，RAM也能加入初始化文件scdatamem.mif （數(shù)據(jù)存儲(chǔ)器的初始化文件），注意此文件加入的路徑表達(dá)和文件表達(dá)（下圖）： scdatamem.mif ,（后綴mif要小寫(xiě)）；同時(shí)擇在系統(tǒng)讀寫(xiě)RA

11、M功能，RAM的ID名取為：ram2。RAM加入初始化文件和選擇在系統(tǒng)讀寫(xiě)RAM功能（3）波形仿真波形仿真結(jié)果如下：（4）引腳分配引腳分配圖下表：Node NameLocationaddress4PIN_6address3PIN_4address2PIN_3address1PIN_2address0PIN_1clkPIN_169DATAIN7PIN_240DATAIN6PIN_239DATAIN5PIN_238DATAIN4PIN_237DATAIN3PIN_236DATAIN2PIN_235DATAIN1PIN_234DATAIN0PIN_233out15PIN_136out14PIN_13

12、5out13PIN_134out12PIN_133out11PIN_132out10PIN_128out9PIN_41out8PIN_21out7PIN_20out6PIN_19out5PIN_18out4PIN_17out3PIN_16out2PIN_15out1PIN_14out0PIN_13wrenPIN_173（5）通過(guò)鍵1、鍵2輸入RAM的低8位數(shù)據(jù)（選擇實(shí)驗(yàn)電路模式1），鍵3、鍵4輸入存儲(chǔ)器的5位地址。鍵8控制讀/寫(xiě)允許，低電平時(shí)讀允許，高電平時(shí)寫(xiě)允許；鍵7（CLK0）產(chǎn)生讀/寫(xiě)時(shí)鐘脈沖，即生成寫(xiě)地址鎖存脈沖，對(duì)ram進(jìn)行寫(xiě)/讀操作。注，工程名是scdatamem.qpf，下載scdatamem.sof至實(shí)驗(yàn)臺(tái)上的FPGA，選擇實(shí)驗(yàn)電路模式為NO.1，按以上方式首先進(jìn)行驗(yàn)證實(shí)驗(yàn)。首先控制讀出初始化數(shù)據(jù)，與載入的初始化文件scdatamem.mif中的數(shù)據(jù)進(jìn)行比較，然后控制寫(xiě)入一些數(shù)據(jù)，再讀出比較。使用在系統(tǒng)讀寫(xiě)RAM的工具對(duì)其中的數(shù)據(jù)進(jìn)行讀寫(xiě)操作（下圖），設(shè)置成連續(xù)讀模式，將在系統(tǒng)讀寫(xiě)工具窗口的數(shù)據(jù)與實(shí)驗(yàn)箱上數(shù)碼管上顯示的數(shù)據(jù)對(duì)照起來(lái)看。使用在系統(tǒng)讀寫(xiě)工