1、不斷增強時間采樣的過采樣數字轉速表作者：理查德卡瓦納機電一體化的研究實驗室，電氣與電子部工程，科克大學，科克，愛爾蘭高品質的數字轉速表是，機電一體化及精密機器人的應用，具有高帶寬，數字化速度信息計算能力的生產系統。其中的M / T型轉速表和有關恒定采樣時間的數字轉速表（CSDT）已被在許多系統中很好的應用。然而，傳感器不理想可以引入轉速輸出非常重大錯誤。在本文中，結果表明，其性能，可大大改善（即噪聲信號的速度顯著目前延）由過采樣的速度計算中使用的計數器值。點票及過采樣作業固有的過采樣CSDT（OCSDT）是使用現場可編程門陣列（FPGA）實現。數位電路設計的描述細節，并就實施和控制所需要的電路

2、，特別強調過采樣作業。該FPGA行為為數字信號處理器，外圍設備（DSP）的。除開展一些分工為基礎的計算，以產生一個速度信號，DSP可以開展其他的測量和控制功能，整個系統所必需的。仿真研究和實驗結果用于過采樣突出的優點技術。關鍵詞：數字轉速表，現場可編程門陣列FPGA的;采樣;伺服系統軸角編碼器，速度測量。名詞解釋：Caux 輔助計算（因為以前的編碼器的邊緣）CauxO Caux的積累值時，過采樣過采樣間隔CauxO 平均過采樣間隔 XO采用 歐共體女士均方標準CSDT（編碼器轉換為速度誤差采樣間隔;tr./Ts）eM ms 均方估計的脈沖計數速度（tr./ Ts）的速度誤差平機會米的均值平方過

3、采樣CSDT（OCSDT（tr./Ts）的速度誤差選舉觀察團米的均值平方速度誤差累積使用脈沖數（單數錯誤）（tr./ Ts）的fCLK 高頻電路的FPGA系統時鐘（赫茲）每隔數米以上的速度是衡量M 脈沖計數超過采樣間隔莫累計M值時，過采樣莫平均過采樣間隔（tr./ Ts）的磁光 過采樣順序（每采樣間隔子樣本數）T 檢測時間對應的M編碼器的位置變化轉換（s）Taux 編碼器之間的時間以前的過渡和樣品即時（s）的TS采樣間隔（s）V 實際速度（每采樣間隔變;tr./ Ts）的V1。簡介準確和及時的數字化速度估計在許多伺服系統中是必不可少的，用于機器人及機電一體化設備等。數字轉速表通常計算速度的方式

4、是相應的更新頻率到控制系統。這些計算是基于傳感器測得的物理位移，如光學編碼器。數字轉速表也是作為衡量設備的優劣所必需，例如，在性能評定，（在光譜特性的準確性和計算）的關鍵組件生產線。數字轉速表有很多類型。簡單脈沖計數轉速表，在其中位置變化在一個預定義的采樣間隔是用來作為速度的測量，展品一大量化誤差。相應的速度估計，vM，相當于脈沖計數，每個采樣間隔。Mi=Mi=pqi-pq(i-1) (1)當pq(i)選從編碼器輸出產生的第i個樣本量化的位置。本文所使用的單元對應位置編碼器之間的轉換名義位置變化，采樣間隔，ts，因為單位時間內行事。這些器件表現不佳，除了在非常高的速度時，或適用于超高分辨率位置

5、傳感器（例如，正弦編碼器為基礎，每一個革命的周期大量的）。該脈沖計數轉速表相當于一階微分器作為位置伺服系統的速度估計大多數使用。 大前研等。 （1982）定義的一種替代轉速表，被稱為在M / T型轉速表，它采用了高頻率計數器準確量度之間的采樣間隔的結束和下編碼器的邊沿時間。這個計數器精確測量的'檢測時間'，筆，對應于m數碼轉換位置的變化，后者的價值被作為一個簡單的脈沖計數獲得。一個這樣的轉速實現的數量已被描述（Bucci的和藍底，1996年; Prokin，1994）。類似的恒定采樣時間的數字轉速表（CSDT），在卡瓦納等人。 （1989年）和卡瓦納（2000），也計算出速度估

6、計每一次采樣時，使用其他的TS高頻計數器，每個編碼器過渡復位。這個計數器間接措施的'輔助時間'，頭十，從其中一個檢測時間T，相應的脈沖數的M（位置單位）的立場得到改變，如圖1所示。在非常低的速度，在沒有變采樣間隔期間發生的一些，低帶寬速度測量（轉換之間的平均），可制成。相應的速度計算（低和高的速度）是 Ci=M(i)(TTs)=M(i)m+(T auxi-m-Taux(i)Ts (2)其中m為樣本，因為以前的編碼器的邊緣（除了在非常低的速度的統一）的數量。輔助時間，當然，從不同的離散計數器值Caux的'fCLKTaux，其中fCLK是時鐘頻率的輔助定時器和現場可編程門陣

7、列（FPGA）的系統時鐘相關聯。因此，Ci=CsM(i)mCs+(C auxi-m-Caux(i)Ts （3）圖1基本CSDT操作時至少有一個過渡每采樣間隔發生其中CS= fCLK的TS，是數字計算相應的采樣間隔。給定一個理想的增量編碼器，例如M / T型轉速表和CSDT計量單位，將有微不足道的穩態誤差，從離散基于計數器的使用所造成的量化測量技術為主，如在分析假定Prokin （1991年）和大前研等。 （1982年）。然而，（包括CSDT）等設備的實踐經驗表明，位置傳感器非理想是穩態誤差的主要來源。鹽業（1992）概述了典型的光學軸角編碼器的不足。錯誤可以分為四個（卡瓦納和墨菲，1998年的

8、主要類別;卡瓦納（2002）：從一個理想的系統（差分非線性），低頻率誤差預計在機械革命（積分非線性的編碼器位置隨機變化的過渡），超過四張時編碼正交解碼邊實施，點缺陷組系統的相位誤差。相位誤差被發現是特別重要的正交解碼時使用。正如卡瓦納描述（2000年），利用獨特的數字電路上執行的兩個通道（質子交換膜- CSDT）的正與負向每個單獨的CSDT邊測量可以顯著降低encoderderived錯誤。減少錯誤的PEM - CSDT實現，相對于標準CSDT，結果表明，平均技術可以改善傳感器的非理想性的不利影響。過采樣可用（高度量化）的數據，通過明智的處理之后，其優點形成了西格瑪¡三角洲基礎（ -

9、 ）模擬到數字（ADC）的轉換器，詳細的糖果和Temes（1992年）。其在數字tachometry使用先前已暗示在卡瓦納（2002年），其中一個有限脈沖響應（區）數字微分器，稱為一過采樣數字微分（奇數），是申請的速度過采樣位置數據的目的估計。光驅相當于過采樣脈沖計數羅氏等技術。 （1992年）。報道的實驗結果表明，該光驅可以降低噪音在伺服系統開發，相對于一個簡單的基于觀測系統相關的。在數字tachometry新技術，涉及到CSDT計數器采樣中介紹了這個文件。這是對現有設備的顯著改善。一個利用FPGA便于對復雜的數字電路需要在設備所造成的經濟和空間效率manner.The原則，實施，不斷sam

10、pletime稱為過采樣數字轉速（OCSDT），是在第2中，而實際執行情況，使用專用的基于FPGA的測量單位，是描述在第3。仿真和在第4和第5突出OCSDT效用提出了實驗結果，并說明這種新的結構可能會導致顯著改善了編碼器的轉速表誤差的存在表現。2 OCSDT綱要一般利用量化的CSDT位置（脈沖數）和輔助計數器/定時器的信息在一個采樣間隔結束時獲得的。此時間間隔是指通常由任一個閉環控制器或開環數字測量系統采樣周期。在OCSDT，位置和輔助計數器/定時器每一個更高的采樣率。在這些子樣本采取明確的瞬間位置與子樣時間精確復制，在不同的采樣間隔。這兩個數據流積累了采樣間隔（集成）。平均脈沖計數和采樣間隔

11、期間獲得的輔助計數器的值是用在速度計算，在形式上是相同的標準CSDT是：OCi=CsMimCs+C auxOi-m-CauxOiTs=CsM(i)mCs+(C auxOi-m-CauxO(i)Ts （4）當Cauxo和MO，分別在采樣間隔的輔助計數和脈沖數的積累獲得的數量，而CauxO和MO有相應的時間間隔內的平均值。如果噪聲（錯誤）與編碼器錯誤關聯的性質是白色的，過采樣的信號載有一比的誤差R和平均，將減少有真正的傳感器（和測量電路）因子R的均方誤差復雜誤差特性，在速度誤差的改善是由于采樣可能不同于這個理論值一些。圖2過采樣下文第3節中所描述的實際系統產生的脈沖，脈沖相對于SAMP位置定義的開

12、始/結束時間間隔連續采樣波形顯示。 （為了幫助清晰度，間隔只有部分顯示在波形圖。）通過積累在R200子樣本計數器的值，這樣子樣本，得到50- 一的TS1毫秒采樣間隔，良好的估計秒的間隔平均位置，為此得到間隔計時器的值，如第4.At顯示速度低，當編碼器轉換過程中采樣間隔數量少，過采樣帶來的好處將會減少。在非常低的速度，在OCSDT將類似于CSDT的，因為這兩個利用最新的信息從位置傳感器類似款項的使用。圖2子采樣脈沖，OCLK，相對定時抽樣/同步脈沖，桑普，在FPGA硬件，假定的TS1毫秒和過采樣率的R2003 實際執行的OCSDT基本計數/定時操作的OCSDT在FPGA上實現，它作為一個外設行為

13、，德州儀器，TMS320C31浮點數字信號處理器（DSP）。該DSP采用dSPACE的DS1102是一個電腦卡，還包括一個固定點TMS320C14處理器的一部分。在這種設置，后者是用來控制設備之間的FPGA和浮點DSP的接口。 （在一個獨立的系統，可以很容易地在FPGA作為外設集成電路配置，納入標準的微處理器¡總線接口電路。）實驗系統利用了FPGA是從賽靈思FPGA（謝等設備XC4000系列XC4010 。，1990;賽靈思公司，1996年），從而說明了一個非常小的低成本FPGA的轉速表設計就足夠了。使用FPGA的方便了非常高的采樣訂單的執行情況，通過允許執行的快速采樣/累積的同時，

14、DSP的運行周期，而不是與主要對后者的處理器上運行的算法操作的干擾。圖3的簡化框圖顯示了基本的硬件配置。正交編碼器信號的標記為A和B，而零標記信號，Z的轉速表中沒有利用。但是，它可以用來清除柜臺的位置，如果一個絕對位置的話是必需的。之間的接口包含DSP和FPGA的信號：SAMP位置，采樣脈沖，用于鎖存輸出寄存器的FPGA在DSP的更新速度要求的內容;路，一個信號，使字節的數據之前，由DSP閱讀;和數據，8位，單向數據總線，由DSP讀取。 40 - MHz的FPGA時鐘信號被標記'時鐘'。顯示的FPGA電路圖4中更詳細。在'轉速表計數器/積累'模塊包括了OCSDT

15、 /累加計數的主要因素。一個簡單的加/減計數器（自由運行，杜絕漏過渡的可能性）提供了一個16位數字位置值，在每個抽樣脈沖積累。 32位積累的結果是歸零每個脈沖從DSP SAMP位置后，一直由DSP的讀鎖定。輔助計數器工作在標準CSDT與作為脈沖計數器描述的計數器輸出積累（每個編碼器過渡清零）的方式。該電路產生時鐘信號的蓄電池是復雜的復位輸入到蓄電池的同步特性。這就需要該電路的時鐘，而復位信號active.1的'脈動'模塊，確保各項控制信號在正確的順序產生。圖 3結構的概觀的數字信號處理器/跟現場可編程門陣列硬件過去常常實施ocsdt該子樣本中，OCLK脈沖采樣率，確定在'

16、;過采樣脈沖的產生'模塊。正確之間的OCLK從DSP信號和在SAMP脈沖相位（相對于所有的時序信號的引用）是保證在此模塊。在'邊緣脈沖的產生'模塊可實現正交解碼，編碼器或生成每個周期單脈沖，根據需要。前者四倍的位置編碼器的分辨率有關，但在增加編碼器引起噪聲的轉速輸出費用。因此，選擇是應用dependent.When正交解碼使用時，過采樣建立已經成為至關重要的高品質輸出速度的實現。地址總線是不需要在DSP/ FPGA的接口，因為三態緩沖器連接字節寬的數據段到的數據依次自動啟用（在模塊與自動增量地址譯碼'使用一個計數器），以使每一個循環緩沖區作為歷屆路脈沖所產生的數

17、字信號處理器。在'定向'模塊和'過采樣脈沖發生器模塊的詳細介紹，在接下來的兩小節介紹。圖4框圖的OCSDT核心電路的FPGA實現3.1方向檢測模塊3.1方向檢測模塊一個方向的信號很容易在FPGA內部產生。高爾文等。 （1996年）havedescribed狀態機產生這樣一個信號，還可以檢測編碼器的輸出illegalsequences，A和B（即那些比00-01-11-10或00-10-11-01除外）。一個簡單的選擇電路（沒有錯誤檢測）在此work.This使用涉及短脈沖的產生，由A+表示，B+，A型和B- ，在兩個軌道上的積極和消極的邊緣。正，負方向信號，磷，氮，可以

18、通過使用簡單的邏輯門：P=A+B+A-B+AB+B-AN =A+B+A-B+AB+B-A (5)和一個簡單的同步電路用于鎖存有效的方向信號，通過方程D：Dn=Dn-1PN+P (6)其中'-'代表或邏輯功能。如果正交解碼是必需的，一個信號，問，可以由上述的短脈沖，為Q=甲+的A -+B+ B超，并用于時鐘的16位向上/向下計數器，要求該信號脈沖計數。3.2過采樣脈沖生成模塊該采樣脈沖生成一個定期的樣本中轉速所需的硬件結構如圖5和相關的算法和數字量介紹如下。道達爾碳納米管計數器提供了高頻時鐘（CLK）自上次SAMP位置脈沖脈沖總數;圖5座基于FPGA的硬件框圖使用定期產生的脈沖間

19、隔子樣本INC的VAL為增量值，與相鄰子樣本（OCLK）脈沖所需的時鐘脈沖數，其次CNT是CLK的脈沖數（從以前的SAMP位置脈沖）后的下一個子樣本脈沖應該occur.2下一頁碳納米管纈氨酸是積累股份有限公司后，每個脈沖后者。假設，明年CNT是初始化的INIT碳納米管，該電路的工作可以由以下算法描述：Initialization after SAMP : NEXT_CNT INIT_CNTTOT_CNT 0;RepeatClock TOT_CNT with CLKIf(NEXT_CNT =TOT_CNT):Generate OCLK pulseNEXT_CNT NEXT_CNT + INC_V

20、ALEndifuntil next SAMP pulse:在SAMP之間的脈沖信號的關系和相應的OCLK結果顯示在圖2的波形圖。要確保從DSP SAMP位置脈沖（相對于所有的時序信號的引用）不干擾OCLK脈沖。否則，OCLK脈沖可能不會產生一個在需要時，由于在SAMP由脈沖觸發一個動作的復位信號。在'定時脈沖發生器子模塊提供了四個控制信號必須確保該算法的各個步驟，以正確的順序執行。很方便（但不是必須）選擇采樣秩序，001分，使得R均勻地fCLKTs / 2，其中fCLKTs是對應的采樣間隔的時鐘周期數。子樣品之間的時鐘周期數等于K表fCLKTs然后/河通過設置init來碳納米管的K /

21、 2和INC纈氨酸至K，在SAMP之間首次OCLK脈沖和脈沖，脈沖之間的最后OCLK SAMP位置和下一個脈沖的近似值為K / 2時鐘周期數。 （金200，為實驗系統開發，為此，1毫秒的TS和FCLK 40MHz的。）3.3關于執行若干意見這將是難以落實OCSDT只使用一個處理器（DSP或微處理器是否）和標準外設，因為這將是必要的頻繁交錯采樣與由處理器（數據處理，其他執行其他任務的方式暗示過采樣測量，控制的執行情況，內務管理功能等）。子樣本的時間必須準確，重復性好，甚至在分支之間的任何不同的迭代算法存在的時序變化，而對中斷結構的依賴可以證明繁瑣或不可行的?；贔PGA的采樣轉速表作為一個到DS

22、P外設。該處理器可以協調開環測量，或實現了伺服系統或其他運動控制或機器人應用閉環控制算法。需要實現DSP和FPGA之間的同步意味著一個設備必須充當'師父'，并提供一個同步脈沖。不同的實驗系統，成功測試使用作為主設備的DSP和FPGA。在執行本文所描述的，采樣脈沖，桑普，由DSP產生，提供同步脈沖。4。仿真結果編碼器和轉速表的誤差來源與相關的，簡單的模型，可用于實際預測轉速誤差（卡瓦納，2000年，2001年）。編碼器/測速編碼器，包括所有的主要誤差來源系統，用Matlab進行了模擬。在第一套模擬認為，鑒別非理想假設是錯誤的編碼器的主要來源，這是常有真時沒有采用正交解碼。速度被允

23、許在每個模擬運行變化呈線性，平均平方誤差，平機會米秒，作為過采樣率函數決定，這是河圖6所示的錯誤是（大約）成反比到R在高速行駛。在較低速度時，每分率圖6模擬源曲線顯示的均squaredOCSDT速度誤差，平機值，作為一個過采樣率函數，r，對三種不同的速度范圍，四，五個轉變persample區間，編輯部/的TS，（），40至41編輯部/的TS（4）和400401tr./Ts（）。虛線對應于平均值/1 / r的關系圖7模擬源曲線有關的一過采樣比率均值squaredOCSDT速度誤差，平機會MS和穩態輸入速率，五（continuouslines），即不過采樣（），四（），16（）64（）和256（）

24、。第一ordererror模式，在文中討論也顯示（虛線）樣品小于1，增加住宅（從而降低每二次抽樣時間）不會影響在轉速表誤差顯著減少。圖7顯示了均方速度誤差超過1000個模擬得到運行在200常數輸入率（速度值），每五個過采樣率。正交解碼假設在這種情況下，具有明顯的相位誤差（10），非理想信道的45的占空比。一階，直觀地設想，為在CSDT誤差過采樣可以在方程式中所體現的影響力表達式：eOC-ms eC-ms/min(R. v) (7)其中分（001五）產生的兩個量最低。仿真結果表明，與這個方程很好的對應。高于預期的R 256曲線誤差可以被解釋為對測量離散性的影響。很顯然，從卡瓦納（2002）表示，

25、在穩定的狀態下CSDT錯誤是依賴率，以及編碼器的非理想特性。在'高峰'在圖7中的一些明顯的痕跡表明速度范圍，其中均方誤差的速度明顯高于同類的更大。這些可以被解釋為錯誤的編碼器和復雜的相互作用過采樣機制。5。實驗結果高品質的光學增量海德漢桿476編碼器作為轉速計輸入。這種傳感器具有5000個革命插槽，但不增加積分電子插值正交解碼輸出分辨率為25 000名革命周期。比較重要的信號線對應一個特定的速度穿過一些如圖8所示。對于此測試，編碼器是一個高耦合慣性飛輪由伺服系統驅動。實際速度跟蹤，五，由后處理OCSDT輸出速度采用零階段獲得，低通，低截止頻率的濾波器。零相位濾波技術在Matla

26、b信號處理工具箱可供選擇，問題5.39奧本海姆和Schäfer（1989）中所述。量化噪聲的重大脈沖計數速度估計，虛擬機相關，是顯而易見的。輔助計數，Caux的，是用在CSDT生產風險投資公司?？紤]到最壞的情況下，穩態與編碼器位置輸入一個理想的相對速度誤差CSDT 2/Cs（卡瓦納，2000年），等于該實現的1 / 20萬，很明顯，錯誤是由編碼器到目前為止，轉速表錯誤的最重要來源。知識的平均脈沖計數和計數值獲得輔助允許使用OCSDT提高速度估計揮發性有機化合物來計算在線。圖8顯示實驗產生情節的線性減速變 平均平方誤差對應的四個圖8（pulsecount，CSDT，過采樣脈沖計數和OC

27、SDT）的速度痕跡見表1。兩此外，更高的速度所得的相應數字，遍歷也顯示。很顯然，執行的OCSDT顯著高于其他設備更好。如果編碼錯誤是由均勻分布的噪聲為代表，它預計的EOM毫秒的eM-毫秒/右，上，源對應的pulsecount有效地測量平均r次獲得過采樣脈沖計數結果的基礎。的值列于表1的支持，在低速的。但是，較預期為高過采樣脈沖計數高速電路錯誤行為表示由不完善介紹，以增加錯誤的錯誤。在過采樣脈沖計數轉速表被看作是執行比CSDT更好這個特殊的編碼器，雖然有時是相反的情況（卡瓦納2002年）。實驗結果表明，該仿真驗證方程關系（7）不可靠地預測實際轉速表的性能。該OCSDT表現好于預期的低利率（大概是因為錯誤不獨立，承擔了一階近似），但高利率的improvementat小于輕微的時機，因為實時電路引入的錯誤預測?？偟膩碚f，結果是非常令人鼓舞的優勢是通過OCSDT使用得到的是低利率最為明顯，當相對誤差為最高，精度高，是最重要的。圖9速度估計在一個低速的脈沖計數轉速表和OCSDT生產遍歷圖9顯示了脈沖計數和OCSDT時獲得的速度估計在一控制一低速穿越伺服系統。以每分鐘轉的速度是使用公式vrpm