1、集成電子技術基礎教程課后習題 二篇 4章2題2.4.18 試用負邊沿JK觸發器和“與-或-非”門構成一個四位數碼并行寄存和一個四位數碼串行輸入右移移位寄存器。 1J C1 1K 組合 邏輯電路 1J C1 1K 組合 邏輯電路 1J C1 1K 組合 邏輯電路 1J C1 1K 組合 邏輯電路 C 解：令C是并行寄存數據和實現右向移位操作的控制端，其用JK觸發器構成的框圖如圖所示： FF3 FF2 FF1 FF0 令C=1并行存數，C=0時為右移串入后，得出各組合電路的邏輯函數，現以1J3和1K3函數為例,列出真值表，求出函數式，其它式子也照此類推。 輸 入 輸 出 C Q2 D3 1J3 1

2、K3 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 0 D1 DSR 1J Q C1 1K 1 1J Q C1 1K 1 1J Q C1 1K 1 1J Q C1 1K 1 CP C Q3 Q2 Q1 Q0 D3 D2 D0 1 1 1 1 由四個函數式畫出的電路圖如圖所示： 題2.4.19 圖題2.4.19是一個實現串行加法的電路圖，被加數11及加數11已分別存入二個五位被加數和加數移位寄存器中。試分析p 并畫出在六個時鐘脈沖作用下全加器輸出Si端、進位觸發器Q端以及和數移位寄存器中

3、左邊第一位寄存單元的輸出波形(要求時間一一對應)。 圖題2.4.19 解：解該題時，注意全加器是一個合邏輯電路，而移位寄存器和觸發器是一個時序電路，要注意時序關系。其波形如圖： 和數最左一位 進位觸發器Q 0 0 0 0 全加和Si 題2.4.20 (1)試分析p 圖題2.4.20(a)、(b)所示計數器的模是多少?采用什么編碼進行計數? (2)若計數脈沖頻率fCP為700Hz時，從Q2端、Q0端輸出時的頻率各為多少? 圖題2.4.20 解：分析p 計數器電路有多種方法，列表法：以CP為順序，依次列出觸發器的初態、輸入，和次態，可以得出結論。但在異步計數器時，要注意有無CP 脈沖。 寫出各觸發

4、器的狀態方程，依次設定初態，用計算方法求得次態，得出結論。同樣注意，狀方程有效必須有CP脈沖。 寫出各觸發器的狀態方程后，用填卡諾圖的方法，得出結論。下面用寫出各觸發器狀態方程后，依次設定初態計算法為例： (a) 是一個同步計數器，各觸發器激勵方程 觸發器激勵方程代入各自的特性方程求得狀態方程： 依次設定初態，計算出次態如下： 初態設定從開始，001010011100001 010， 000，000 有狀態轉換圖為： 111000110 所以電路的模是M4，采用余1碼進行計數 四分頻后，最高位的輸出頻率為 001010 7004175Hz，電路能自啟動。 100 011 (b) 電路是一個異步

5、計數器，寫出狀態方程的方法同上，但每個狀態方程后面要帶CP 方程，該狀態方程才有效。 各級觸發器的狀態方程為： 依次設定初態后，計算求得結果如下： 111000001010011 所以電路的模為M7，采用421編碼進行計數， 能自啟動，最高位的輸出頻率為 110100 7007100Hz 題2.4.21 試簡述分析p 同步和異步時序邏輯電路的一般方法。 解：經過上述二個時序邏輯電路的分析p 可知： 寫出時序電路中各觸發器的驅動方程，特性方程，驅動方程代入特性方程后求得觸發器的特性方程，和CP方程（同步時序電路可以不寫）； 依次設定初始狀態，代入狀態方程，求得次態，初態一般設為從0000開始；

6、由求得的狀態，畫出狀態轉換圖（把所有的狀態都畫上）； 根據狀態轉換圖，可以畫出波形圖（時序圖）； 得出電路的功能結論（計數器的模、進制數、能否自啟動或其它結論）； 分析p 時序電路還可以用其它的方法，本題不一一列出。 題2.4.22 三相步進馬達對電脈沖的要求如圖題2.4.22所示，要求正轉時，三相繞組Y0、Y1、Y2按A、B、C的信號順序通電，反轉時，Y0、Y1、Y2繞組按A 、C、B的信號順序通電(分別如圖中的狀態轉換圖所示)。同時，三相繞組在任何時候都不允許同時通電或斷電。試用JK觸發器設計一個控制步進馬達正反轉的三相脈沖分配電路。 圖題2.4.22 解：根據已知的波形圖，這是一個三相脈

7、沖六個節拍波形，在令_=1正轉，_=0反轉時，其狀態轉的圖為： _=1正轉時狀態圖 100110010 001011 _=0反轉時的狀態圖 100001 110010011 代表三相電脈沖A(Y0),B(Y1),C(Y2)需要三個JK觸發器驅動，三相電脈沖ABC用表示后，列出真值表如下： 控制狀態與初態 次 態 各JK端狀態 0 1 0 0 1 0 1 × 0 0 × 1 × 0 1 0 1 0 0 1 × 1 0 × × 0 0 0 0 1 0 1 1 0 × 1 × × 0 0 0 1 1 0 1 0

8、 0 × × 0 × 1 0 0 1 0 1 1 0 1 × × 0 0 × 0 1 1 0 1 0 0 × 0 × 1 0 × 1 1 0 0 1 1 0 × 0 1 × 0 × 1 1 1 0 0 1 0 × 1 × 0 0 × 1 0 1 0 0 1 1 0 × × 0 1 × 1 0 1 1 0 0 1 0 × × 1 × 0 1 0 0 1 1 0 1 1 × 0 &

9、#215; × 0 1 1 0 1 1 0 0 × 0 0 × × 1 用卡諾圖化簡后得： 同理： 同理： 當三相線圈不允許同時為0，或為1時，用、進行處理。則當出現000或111時，利用,置成100狀態。 所以 電路如圖所示： _ 1J Q C1 1K 1 1J Q C1 1K 1 1J Q C1 1K 1 CP QA QB QC 1 1 1 圖中不允許出現的狀態置成100部分電路圖沒有畫出來。 用D觸發器時，三個驅動方程為： 不允許出現000和111狀態用置“0”置“1”處理，即： 題2.4.23 TTL電路組成的同步時序電路如圖題2.4.23所示。

10、 1試分析p 圖中虛線框內電路，畫出Q1、Q2、Q3波形，并說明虛線框內電路的邏輯功能。 2若把電路中的Z輸出和各觸發器的置零端連接在一起，試說明當_1_2_3 為110時，整個電路的邏輯功能是什么？ 圖題2.4.23 解： 1.每級觸發器的狀態方程 經分析p 后，其狀態轉換圖為：000001010011100 電路是一個同步五進制可以自啟動的加法計數器。（未畫出無效態） 2.,當時， ,當出現011狀態時，使計數器的狀態清0，故此種情況下，整個電路功能為一個三進制加法計數器。 題2.4.24 中規模集成計數器74LS193功能表和引腳圖分別如題表2.4.24和圖題2.4.24所示，其中和分別

11、為進位和錯位輸出。 1請畫出進行加法計數實驗時的實際連接電路。 2試通過外部電路的適當連接，將74LS193連接成8421編碼的十進制減法計數器。 題表2.4.24 74LS193功能表 輸 入 輸 出 1 × × × × × × × 0 0 0 0 0 0 × × 0 1 1 × × × × 四位二進制加法計數 0 1 1 × × × × 四位二進制減法計數 圖題2.4.24 解：1.電路是一個雙時鐘觸發的可逆計數器，要實現

12、加法計數時，應按功能表的第三行要求連接，其連接電路如圖： “1” “1” 四位二進制加法計數連接圖 CP 2.連接成8421碼十進制減法的方法有多種，可用反饋清“0”實現，也可用置數法實現，本例用置數法實現。 十進制減法的狀態轉換圖為： 00001001100001110110 00010010001101000 當計數器在初始0000時，來一個減計數脈沖后，先變成，然后利用把計數器置成1001，然后再作減1計數。所以， 或;連接后的電路圖為： 題2.4.25 電路如圖題2.4.25所示。 1.令觸發器的初始狀態為Q3Q2Q1=001，請指出計數器的模，并畫出狀態轉換圖和電路工作的時序圖。 2

13、.若在使用過程中F2損壞，欲想用一個負邊沿D觸發器代替，問電路應作如何修改，才能實現原電路的功能。畫出修改后的電路圖。(可只畫修改部分的電路) 圖題2.4.25 解： 1 寫出各級觸發器的狀態方程如下： 依次設定初態，代入狀態方程計算后得到狀態轉換圖為： 100 其狀態轉換圖為： 001010110011111000 Q1 A Q2 Q3 時序圖為： 計數器的模為5。 2用D觸發器時，為保持功能相同，則F2的現次態狀態轉換應不變，從而得到D2端的 輸入狀態要求，求出D2的驅動方程 D2 0 0 0 1 1 1 1 由卡諾圖化簡后得： 0 0 1 0 1 0 1 0 1 0 1 0 1 0 0

14、1 1 0 0 1 0 1 0 0 0 1 1 1 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1D C1 F2 CP 修改后的電路如下： 題2.4.26 中規模同步四位二進制計數器(74LS161)的功能表和引腳圖分別如表題2.4.26和圖題 2.4.26(a)所示； 1.請用置零法設計一個七進制加法計數器，其狀態轉換要求如圖題2.4.26(b)所示。 2.試用一片74LS161及圖題2.4.26(c)電路設計成一個能自動完成加、減循環計數的計數 器。即能從000加到111，再從111減到000循環。 題表2.4.26 74LS161功能表 ×

15、; 0 × × × × × × × 0 0 0 0 1 0 × × × 1 1 0 × × × × × 保 持 × 1 1 × 0 × × × × 1 1 0 1 × × × × 計 數 圖題2.4.26 解： 1電路是異步清除，所以，當計數器計至0111時，應使=0，計數器清“0”，然后重新開始計數。所以電路圖為： 2 由于74LS161只能作加

16、法計數，要實現000111000加法/減循環計數時，其輸出只能取自圖2.426(c)電路，計數器輸出再經圖2.426(c)電路作變換后輸出，變換電路真值表如下： 從該表可知，如把Q3作控制，當Q3=0時， 即二者一樣； 當Q3=1時， 又因74LS161為同步置數，所以只要利用Q3Q2Q1Q0 =0111狀態，在第8個CP后，將計數器置成1001，而跳開1000，然而送圖2.426(c)變換即可，電路如圖所示 74LS161輸出 加減計數輸出 Q3 Q2 Q1 Q0 Q31 Q21 Q11 Q01 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0

17、0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 LD T P Q3 Q2 Q1 Q0 74LS161 D3 D2 D1 D0 cr CP 1 =1 =1 =1 Q21 Q11 Q01 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 0 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 0 0 0 1 1 1 1 1 0 0 0 0 題2.4.27 請總結設計時序邏輯電路的一般過程或步驟。 分析p 題意，

18、確定所需的狀態數和觸發器個數； 根據題意，畫出原始狀態轉換圖； 進行狀態化簡，（合并狀態，二個以上狀態在輸入相同，輸出也相同時而轉向的次態也相同時，稱為二個狀態等價，可以合并成為一個狀態），狀態數越少電路一般越簡； 狀態分配（也稱狀態編碼）； 畫現次態狀態轉換和該轉換對各觸發器激勵端的狀態要求、輸出表； 求出各觸發器激勵端和輸出的函數（通常用卡諾圖求，并且把不出現的變量組合都當作約束項處理； 根據所求的邏輯函數，畫出完整的電路圖； 校驗能否自啟動，不能時要重新設計； 題2.4.28 參考教材圖2.4.44和圖2.4.45，試分析p GAL16V8器件最大可實現模為幾的二進制計數器?為什么? 解： 模256。 題2.4.29