1、微機接口與通訊作業(一)第一章1. 從微型計算機的結構分析微處理器與存儲器及 I/O 的關系，并說明總線結構的優點。 答：微處理器 =控制單元 +運算單元 +寄存器組 +內部數據總線； 微型計算機 =微處理器 +存儲器 +I/O 接口 +系統總線；微型計算機系統 =微型計算機 +外部設備 +系統軟件 +其它 微型計算機的總線類型包含了 3 種不同功能的總線：地址總線 AB(Address Bus) 、數據總 線 DB(Data Bus) 、控制總線 CB(Control Bus).地址總線是專門用來傳送地址信息的。因地址總是由 CPU 發送的，因此地址總線是單 向的。地址總線的位數決定了 CP

2、U 可以直接尋址的內存范圍。數據總線用于傳送數據，通常是雙向總線，數據可以從其它部件傳送到CPU ，也可以由 CPU 傳送到其它部件。數據總線的位數與 CPU 的字長相對應，是一個很重要的指標。控制總線用來傳輸控信號，其中包括 CPU 送往存儲器和 I/O 接口電路的控制信號，如 讀信號、寫信號等；還包括其它部件送 CPU 的信號，如時鐘信號、中斷請求信號等。2. 從計算機應用角度分析不同結構、 規模、 表現形式的微型計算機的應用目標以及性能指 標。答：字長：一臺微型計算機系統內部微處理器的性能往往在一定程度上反映了微型計 算機系統的性能。甚至有的微機型號也是由微處理器的型號來表示的。如 48

3、6 微機、 586 微機等。作為字長，即 CPU 數據線的寬度，同樣也是反映微型機系統數據處理能力的主 要技術指標。 常見的字長有 8位、16 位、 32位等。字長越長，則說明系統的運算精度越 高，數據處理能力越強。運算速度：運算速度的高低是衡量計算機系統的一個重要性能指標。無論是計算機系統， 還是其核心的 CPU 都是在追求高速度。主頻和 MIPS 都是反映計算機運算速度的指標。主頻的單位是兆赫茲 (MHZ ),同一 CPU中，頻度越高，則CPU的運算速度則越快； MIPS 即每秒執行百萬條指令數，顯然，數值越大，計算機的速度越高。存儲容量：存儲容量反映了計算機系統所能存儲的信息量。計算機的

4、存儲器系統主要分內 存和外存二種。 存儲器最基本的容量單位是字節( Byte )。由于存儲器不僅是用于長期存 儲信息，還為 CPU 加工信息提供場所，所以存儲容量的增大，對提高系統的運行速度也有很大影響。通用性：也可稱為兼容性，是指一個微型計算機系統在軟硬件等方面的適應性。系統是否 具有標準的硬件接口 并能與絕大部分的通用外設相連接，以及系統是否能運行眾多的系 統軟件和應用軟件，都有反映了系統的通用性。除了一些特殊的應用要求以外，微機系統 的通用性越好，則使用越方便。穩定性：系統的穩定性決定了系統是否實用。一個計算機系統，無論其功能如何強大，只 要其性能不穩定， 其強大 的功能 也無法體現。

5、或者說， 穩定性也是系統功能的部分反映。通常衡量系統穩定性有二個性能指標：可靠性和可維性。可靠性反映了系統能連續無故障 工作的時間長短；可維性反映了一個系統是否方便維護與維修。性能價格比：高性能是計算機系統所追求的目標，同樣，在價格上則希望相對低廉。衡量 一個系統往往用性能價 格比這一綜合指標。性能價格比的取值反映了單位費用開銷所能 獲得的實際功能的大小。在這里，性能應該既包括硬件性能，也包括軟件性能、使用性能 等； 而價格也不僅是指硬件價格，還要包括軟件費用、維護費用等。第二章1. 闡述并比較 8086、80286、80386、80486、Pentium CPU 的內容結構。 答：從系統結構

6、角度看，可以把 Intel 8086 內部分成兩個獨立的功能部件：執行部件EU(Execution Unit)和總線 接口部件 BIU(Bus In terface Unit)。在這兩個部件中，EU負責執行指令，BIU負責取指令、讀操作數和寫結果。80286微處理器有四個獨立的處理部件，它們分別為執行部件EU、總線部件BU、指令部件IU和地址部件AU。整個80286采用流水線作業方式，使各部件能同時并行地工 作。80386微處理器由六部分組成，即總線接口部件、指令譯碼部件、執行部件、分段部 件和分頁部件。80486基本上沿用了 80386的體系結構，以保持與86系列微處理器在機器碼級上的兼 容

7、性。80486由8個基本部 件組成：總線接口部件、指令預取部件、指令譯碼部件、執行 部件、控制部件、存儲管理部件、高速緩存部件和高性能浮點處理部件。Pentium微處理器采用亞微米級的CMOS，實現了 0.8um技術，一方面使器件的尺寸進一步減小，另一方面使芯片上集成的晶體管數達到310萬個。在Pentium微處理器的體系結構上，采用了許多過去在大型機中才采用的技術，迎合了高性能微型機系統需要，其 主要體現在超標量流水線設計、雙高速緩存、分支預測、改善浮點運算等方面。2闡述指令周期、總線周期、時鐘周期的相互關系，并舉若干條8086CPU機器指令的執行過程來說明上述三種周期。答：時鐘周期是微處理

8、器動作處理的最小時間單位，通常，一個總線周期由若干個時鐘周期所組成。一個指令周期通常由若個總線周期所組成，對于讀取指令代碼，就是一個存儲器讀總線周期。在微型計算機中，由于指令的復雜程度不同，執行指令所需要的 時間也不同，不同的指令周期其長短也不一樣。一般組成指令周期的總線周期數往往不 一樣，簡單指令只需要一個總線周期，復雜指令就需要較多的總線周期。3. 給出8086CPU處于最小模式時的 CPU子系統結構圖，并說明組成CPU子系統的各芯片的功能。ALH答：地凰W；PAIADATAMN/MX.*hWRREADY ., M/() R ES V A,八巧 fTK LT 穴Hdxr,CPU呂0恥 在展

9、小模式下的系統配去地址鎖存：Intel 8086需要使用地址鎖存器將總線周期前部出現的地址值鎖存。顯然，光有地址鎖存器是 不夠的，還需要知道什么時刻進行鎖存。這一問題由In tel 8086的地址鎖存允許信號ALE來解決。在In tel 8086輸出有效地址期間，ALE會出現一個由低電平到高 電平的上升沿信號，可以作為地址鎖存的觸發信號。數據緩沖：在確定地址鎖存以后，AD15 - AD0作為數據線也要通過數據緩沖器引到數據總線上。要解決數據緩沖，必須解決兩方面問題：一是需要雙向數據緩沖器，二是需要擁有能夠確定數據緩沖器何時有效以及數據緩沖器傳送方向的控制信號。In tel 8086有兩根輸出的

10、控制信號和DT/1；。數據有效信號DUN連到數據 緩沖器的OE控制 端。當DEN為低電平有效時，數據緩沖器芯片正常工作；當為高電平時，數據緩沖器處于 高阻狀態。而作為數據發送/接收控制信號l)t/k可以控制數據緩沖器的數據傳 送方向。當把dt/k連到數據 緩沖器的方向控制端后， 據從8086往外部數據總線傳送；為低電平時，使數據從外部數據總線往 8086傳送。時鐘信號：In tel 8284A是一個與8086配合使用的集成電路芯片，為8086及計算機系統提供符合定時要求的時鐘信號，并且還提供準備好信號和復位信號。4. 說明一般微處理器的內部組成與外部主要引腳的功能，并說明執行加法指令過程中指令

11、代碼和加工的數據在 CPU內部各部件流動和外部引腳的信號變化情況。答：組成微處理器的最基本的部件是運算部件、控制部件、寄存器組和內部數據總線。地址線：輸出，用于提供存儲器或 I/O接口的地址。地址線的位數決定了微處理器的 尋址范圍。數據線：雙向，用于提供微處理器與外部交換數據的通道。常用輸出控制線：:寫信號，該信號有效， 表示微處理器當前處于寫操作狀態，信號要求外部存儲器或I/O接收數據總線上的輸出數據。pnpn:讀信號，該信號有效，表示微處理器正處于讀操作狀態，信號要求外部存儲器或I/O將選中的數據通過數據總線送到微處理器。MREQ :存儲器訪問信號，該信號有效，表示當前進行存儲器訪問操作。

12、IORQ : I/O訪問信號，該信號有效，表示當前進行I/O訪問操作。常用輸入控制線：RESET :復位信號，該信號有效，將強制微處理器處于初始狀態。WAIT :等待信號，該信號有效，表示微處理器操作與部件操作時間上不匹配，要求微處 理器適當等待。第三章1闡述計算機三級存儲體系中Cache、主存、輔存的特點與作用，并說明目前三類存儲器由哪些類型的存儲器承擔，其存儲器特性有什么特征。答：Cache :組成：高速SRAM ;特點：快速的存取性能，用于存放CPU訪問頻度最高的數據。主存：組成：DRAM ;特點：速度和容量介于Cache和輔存，用于存放 CPU當前執行的程序和所需要的數據。輔存： 組成

13、：磁盤、磁帶、光盤等；特點：存儲容量大，用于后備的程序和數據。1、半導體存儲器 ： 半導體存儲器特性：體積小、集成度高、外圍電路簡單等優點，被 計算機系統廣泛采用。計算機系統的 主存和各種外部設備的緩存，都是由半導體存儲器 擔任。半導體存儲器可分為易失性存儲器和非易失性存儲器兩類。易失性存儲器：主要是指隨機訪問存儲器RAM(Random Access Memory) ，按工作原理可分為靜態 RAM(SRAM) 和動態 RAM(DRAM) 兩種。非易失性存儲器： 主要有掩膜式 ROM 、一次性編程的 PROM 、用紫外線擦除的可編程存 儲器 EPROM 、電可擦除的可編程存儲器 EEPROM 、

14、閃速存儲器 Flash Memory 等。2. 磁介質存儲器：磁介質存儲器原理： 磁介質存儲器是利用涂敷在磁盤或磁帶表面磁性材料的均勻薄層 來存儲數據的。寫數據時，當磁頭上的線圈中有電流流過時，會在其前隙處產生磁場，磁 介質會在磁頭前隙處被磁場磁化，磁化方向取決于磁頭線圈中的電流方向，不同的磁化方 向確定了存儲在磁介質上的不同信息； 在讀取數據時，磁介質也與磁頭作相對運動，磁 介質上的磁化極性會在磁頭線圈上產生電動勢，不同磁化方向，產生不同方向的感應電動 勢，表示讀出不同數據。磁介質存儲器分類：磁盤和磁帶，其中磁盤分軟磁盤和硬磁盤兩種。3. 光碟存儲器特點：光碟，也稱作光盤， 因其存儲容量大、

15、 性能可靠、 便于攜帶與保存等特點。 分 類：按數據的讀寫特性，光碟存儲器可分為只讀光碟存儲器 (CD-ROM) 、一次寫入多次讀 取的光碟存儲器 (CD-R) 、可重復擦寫的光碟存儲器 (CD-RW) 。2. 說明半導體存儲器的內部結構， 并比較靜態 RAM 和動態 RAM 在存儲原理、 外部特性、 性能指標等方面的異同。答：內部結構：半導體存儲器芯片的內部結構基本相同，都是由存儲體和外圍電路二 部分組成。 存儲體是由一系列按行 /列排列的基本存儲單元所組成， 不同性質的半導體存儲 器，其基本存儲單元電路 有所不同。外圍電路由地址譯碼器、 I/O 電路、片選控制和輸出 驅動電路所組成。地址譯

16、碼器根據輸入地址來選擇存儲單元，通常采用行/列雙譯碼方式；I/O電路介于數據總線與被選中的單元之間，用于控制被選中單元的讀出或寫入；片選控制電路用于控制本芯片是否被選中；輸出驅動電路通常是三態輸出，既便于連接數據總線，又具有驅動功能。6264芯片：一種8KX8的SRAM芯片，有數據線8位，地址線13位，內部主要包括256X256在存儲器矩陣、行/列地址譯碼器以及數據輸入輸出控制 邏輯電路。靜態RAM 和動態 RAM 性能比較集成度速度功耗價格外圍輔 助電路靜態RAM低快高高簡單動態RAM高較快低低復雜3. 以靜態RAM作為內存儲器，比較并聯組合和串聯組合，說明地址線、數據線、控制線 的連接要點

17、。答：存儲器芯片的并聯組合：多片存儲器芯片的組合，是為了滿足CPU數據線寬度的需要。如，1024 * 1的存儲器芯片與8位CPU的連接。由于每片存儲器芯片只有1位數據線，因此需要8片存儲器芯片，才能滿足 CPU的8位數據線的要求，每一片存儲器芯 片連接1位數據線。連接特點：8片芯片為1組，一旦選中，則同時工作，或者輸入，或 者輸出。數據線：每片存儲器芯片數據線連至CPU不同位的數據線。地址線：每片地址線的連接都相同，與CPU的地址線相連接。控制線：每片的控制線連接都是相同。讀寫控制線連CPU的讀寫控制線存儲器芯片的串聯組合：多片存儲器芯片的組合，是為了提供CPU更大的存儲空間。例如，2片626

18、4靜態RAM構成16K的存儲器。連接特點： CPU用高位地址選擇存儲器 芯片，用低位地址選擇趕集器芯片中的存儲單元。同一時刻，CPU訪問一個存儲器芯片中的一個存儲單元。數據線：存儲器芯片的數據線與CPU的數據線直接相連。地址線：存儲器芯片的地址線與CPU低位地址線直接相連，用于選擇芯片內的存儲單元。控制線：存儲器的讀寫控制線與CPU的讀寫控制線直接相連，存儲器的片選信號線由高位地址線經譯碼產生。4. 一般CPU地址總線可尋址的范圍比系統實際使用的內存容量要大。試舉一地址譯碼電路為例，說明地址譯碼器的片選端和譯碼輸入端應連接CPU的什么信號線，并分析該譯碼電路的各譯碼輸出端所對應的存儲器地址范圍

19、。答：例：如圖用 8K * 8的存儲器芯片組成的 16KB RAM 電路，低位地址線 A12 A0 直接連至每一片的 6264芯片的地址輸入端，高位地址線經譯碼以后產生片選信號，分別 連接到2片6264的片選輸入端。地址譯碼器74LS138是一個常用的3 8譯碼器，當地址 A19 A16 = 1110時，該譯碼器選中，也就是說，該譯碼器Y7 Y0輸出的地址范圍為E0000H EFFFFH。其中：當 A15 A13 = 000時，Y0輸出有效，其地址范圍為E0000HE仆FFH ;當A15 A13 = 001時，Y1輸出有效，其地址范圍為E2000H E3FFFH。6264*2DB?o:EaOO

20、CHlFFFH Yi:E20C0H3FFFHp：EOOCHFFFH r?：E6000H7FFFHI4：E3O(H?FFFH T5：EACOOH-iBFFFHYs： ECOOOH-EDFrFH Y 7：EEOOO HFFFFH用SK吃的存儲器組成前花KB RAM電路5. 針對動態RAM的地址線分行列輸入以及刷新行地址的輸入，與靜態 RAM的接口電路 相比較，說明其存儲器接口電路有什么特點。答：針對動態RAM，除了在靜態RAM連接中所要考慮的數據線的連接要求，地址線的譯碼要求等方面以外，還要考慮到如何提供地址以及在什么時候提供地址值。與靜態RAM的連接一樣，CPU輸出的地址總線高位部分用于進行地址

21、譯碼產生片選信號，地址總線的低位部分用于選擇存儲器內部的存儲單元。但是，由于動態RAM的地址輸入是分行、列進行的，因此不能直接將CPU的低位地址線直接連至存儲器的地址線輸入，而是需要將這部分地址一分為二，按行、列分時輸入存儲器。由于動態RAM有刷新要求，既需要刷新控制信號，也需要為動態RAM提供刷新地址，因此，作為動態 RAM的連接，還需要有一個產生刷新地址的電路，并通過選擇電路，能在需要刷新時候將刷新地址送入動態RAM 。6. Intel 系列 CPU 采用按字存址方式，以此說明 80286 和 80386CPU 在一次訪問單字節、 雙字節和四字節時 CPU 相應引腳的輸出特征。答：典型 C

22、PU：8086 和 80286 微處理器都有是 16 位的微處理器。存儲器組織：主存儲器采用按存儲器分體的組成方法，即將存儲器分成偶數地址的存儲體 和奇數地址的存儲體，偶數地址存儲體的數據線與數據總線D0 D7 連接，而奇數地址存儲體的數據線與數據總線D8 D15 相連。偶數地址存儲體和奇數地址存儲體用CPU 的BHE 信號區分。 BHE 與地址線 A0 的組合：用 A0 作為偶數地址存儲體的選通信號， BHE 作為奇數地址存儲體的選通信號。這樣，當A0 = 0, BHE = 1時，只有偶數地址存儲體工作，即低字節訪問；當 A0 = 1 , BHE = 0，則奇數地址存儲體工作，高字節訪問；當

23、 A0 = 0, BHE = 0時，奇偶數地址存儲體同時工作，進行雙字節。32 位存儲器組織 典型 CPU：80386/80486 微處理器是 32 位的微處理器存儲器組織：主存儲器采用按存儲器分體的組成方法，為了實現8 位、16 位、32位的數據據的訪問，微處理器設有 4個引腳BE3-BE0，以控制不同的數據訪問。微機接口與通訊作業（二）第四章1. 通過通常 I/O 接口電路的結構，闡述 I/O 接口電路的功能。答：I/O接口是為了協調 CPU與各種外設間的矛盾（不匹配）而設置的介于 CPU和 外設之間的控制邏輯電路。因此，接口電路要面對 CPU 和外設兩個方面，一般來說， I/O 接口應具

24、有以下功能：數據緩沖和鎖存功能： 為了協調高速主機與低速外設間的速度不匹配，避免數據的 丟失，接口中一般都設有數據鎖存器或緩沖器，統稱為數據口。在輸出接口中，一般都要 安排鎖存環節 （如鎖存器 ），以便鎖存輸出數據，使較慢的外設有足夠的時間進行處理，而 CPU 和總線可以執行其它工作；在輸入接口中，一般要安排緩沖隔離環節（如三態門），只有當 CPU 選通時，才允許某個選定的輸入設備將數據送到系統總線，其它的輸入設備 此時與數據總線隔離。接收和執行 CPU 命令的功能： 一般 CPU 對外設的控制命令是以代碼形式發送到接口 電路中的控制寄存器（稱為控制口）中，再由接口電路對命令代碼進行識別和分析

25、，并產 生若干與所連外設相適應的控制信號，傳送到 I/O 設備，使其產生相應的具體操作。信號電平轉換功能： 外設所需要的控制信號和它所能提供的狀態信號往往和微處理器的總線信號不兼容，外設的電平和 CPU規定的0、1電平不一致，因此，信號轉換就不可避免。信號轉換包括CPU的信號與外設的信號在邏輯上，時序配合上以及電平匹配上的轉換，這些是接口電路應完成的重要任務之一。數據格式變換功能：CPU處理的數據均是 8位、16位或32位的并行二進制數據，而 有的外設（如串行通信設備、磁盤驅動器等）只能處理串行數據。這時，接口電路應具有數據的串并變換功能。為此，應在接口中設置移位寄存器，數據格式變換也包括寬度

26、變 換。中斷管理功能：當外設需要及時得到 CPU服務時，特別是在出現故障時應得到CPU立即處理時，就要求在接口中設有中斷控制器或優先級管理電路，以便CPU處理有關中斷事務（包括接收中斷優先級排隊，提供中斷向量等），中斷管理體制功能不僅使微機系統對外具有實時響應功能，又使CPU與外設并行工作，提高 CPU的工作效率。可編程功能：目前大多數的I/O接口電路都是大規模集成電路芯片形式，且都有具有 可編程功能，大大提高了接口的靈活性和可擴充性，為微機應用系統的研制和開發提供方 便。對一個具體的接口電路來說，不一定都要求具備上述功能，不同的外設，不同的用 途，其接口功能和內部結構是不同的。2.與存儲器映

27、象尋址方式相比較，說明獨立I/O尋址方式的特點。答：I/O單獨編址方式：編址方式：若對系統中的輸入輸出端口地址單獨編址，構成一個I/O空間，它們不占用存儲空間，而是用專門的IN指令和OUT指令來訪冋這種具有獨立地址空間的端口，這種尋址方式稱為I/O單獨編址方式。 8088和8086等8位或16位的微處理器都采用這種 尋址方式來訪冋外設。在這種編址方法中，內存地址空間和I/O端口地址是相對獨立的。例如，在 8086（8088）CPU中，內存地址是連續的 1M字節，從 00000HFFFFFH。而I/O 端口的地址范圍從 0000HFFFFH。它們相互獨立，互不影響。這是由于CPU在訪問內存 和外

28、設時，使用了不同的控制信號來加以區分。8086CPU的信號為1時，表示地址總線上有一個內存地址；當它為0時，則表示地址總線上的地址是一個有效的外設地址。優缺點：這種尋址方式的優點是將輸入輸出指令和訪問存儲器的指令明顯區分開，使程序 清晰，可讀性好；而且I/O指令長度短，執行的速度快，也不占用內存空間，I/O地址譯碼電路較簡單。不足之處是CPU指令系統中必須有專門的IN和0UT指令，這些指令的功能沒有訪問存儲器指令強 ；I/O端口數目有限（不超過 256個）。另外，CPU要能提供區 分存儲器讀/寫和I/0讀/寫的控制信號。3比較無條件傳送方式、程序查詢方式、中斷方式以及 DMA方式這四種數據傳送

29、方式， 在硬件電路、CPU作用、應用范圍等方面闡述其特征。答：無條件傳送方式（同步方式）特點：在無條件傳送方式下，程序設計較簡單，不 須查詢和等待，硬件、軟件較省。雖然稱為無條件傳送，實際上傳送還是有條件的，那就 是傳送不能太頻繁，以保證每一次傳送時，外設處于就緒狀態。條件傳送方式（查詢方式）接口電路：與無條件傳送方式不同，接口電路除了有傳送數據 的端口以外，還要有傳送狀態的端口。對于輸入過程來說，當外設將數據準備好時，則使 接口的狀態端口中的 準備好”標志位置成有效，表示當前輸出數據端口己經處于空閑”狀態，可以接收下一個數據。DMA方式特點：（1）數據傳送不需要 CPU介入，由DMA控制器直

30、接控制數據完成存儲 器和I/O之間的傳送。（2） DMA方式采用DMA控制器的硬件代替了原來的軟件來控制數 據的傳送，且不需進行保護現場和恢復現場之類的額外操作，因此數據傳送速度快、I/O響應時間短、CPU額外開銷小。（3）這種方式采用了 DMA控制器，增加了系統硬件的復 雜性和提高了系統的成本。 DMA 控制器（ DMAC ）的功能： DMA 傳送需要使用系統的數 據總線、地址總線和部分控制信號。因此 DAMC 在數據傳送過程中成為系統的主控部件， 獲得總線控制權。4. 以 8086CPU 為例，說明中斷響應和中斷返回的過程。在說明此過程中，如何保證優先 權最高的中斷申請源能得到 CPU 的

31、中斷服務。答： 8086 中斷類型硬件中斷：外部硬件（外設）產生的，也稱為外部中斷。一般硬件中斷又分為非屏蔽中斷 和可屏蔽中斷 兩種，由 CPU 外部中斷請求引腳（二條引線） NMI 和 INTR 輸入。非屏蔽中斷（中斷類型號 2）：主要用于對外部緊急事件的處理（如電源掉電、存儲器故障 等），因而它 不受中斷允許標志 IF 的控制，即使在關中斷（ IF=0 ）的情況下，只要有中斷 請求， CPU 在當前指令執行完 后，必須立即響應。若是 CPU 的 NMI 引腳接收到一個正 跳變信號（上升沿的邊緣觸發） ，且有效高電平至 少保持兩個時鐘周期以上的寬度，則可 能產生一次非屏蔽中斷。可屏蔽中斷（中

32、斷類型號 32255）:可受軟件屏蔽的外部硬件中斷，有中斷請求時，CPU是否響應，由用戶軟件決定的外部硬件中斷。對可屏蔽中斷請求，CPU 是否響應，受中斷允許標志IF的控制。當一個高電平信號加到 CPU的INTR引腳，且中斷允許標志IF=1，? 則產生一次可屏蔽中斷。當 IF=0 時， INTR 的中斷請求被屏蔽。軟件中斷 （亦稱內部中斷 ）：是 CPU 在處理某些內部事件而引起的中斷。 軟件中斷包括以下 情況:除法出錯中斷：在 CPU 作除法運算時，若除數為零或商超出了有關寄存器所能表示的值 范圍，則產生除法 出錯中斷，其中斷類型為 0。單步中斷：在標志寄存器 FLAGS 中的跟蹤標志 TF

33、=1 且中斷允標志 TF=1 時， ?每執行一 條指令就引起一次中斷。 CPU 響應中斷后， 自動把狀態標志位壓入堆棧， 然后清 TF 和 IF。 中斷返回時出棧， TF=1 ， 故在單步調試程序時可連續執行。單步中斷的類型號是1。溢出中斷（INTO）:當溢出標志 0F=1時，執行指令INTO，則產生溢出中斷。兩個條件中 任何一個不具備 ，溢出中斷則不發生。溢出中斷的類型為4。中斷指令INT n：在8086/8088指令系統中有一類中斷指令INT n,其中n為中斷類型號（0-?255）? 。 CPU 執行一條這種指令，發生一次中斷.在 IBM PC/XT 的操作系統中，用不同 類型號編入一些標

34、準的中斷服務程序，用戶程序可以用 INT n 指令方便地調用，也可以用 此調試中斷服務程序。中斷矢量表作用：中斷矢量表用于集中存放系統的中斷矢量，中斷矢量是中斷服務程序的入口地址， 每一個中斷服務 程序都有一個唯一確定的入口地址，也就是說，每一個中斷服務程序與 表內的中斷矢量具有一一對應關系。中斷矢量表又稱為中斷服務入口地址表或中斷指針 表。中斷矢量表內容：存放中斷程序的入口地址，包含有 2 個字，低位字為偏移地址（ IP）， 高位字為段基值 （CS）。8086/8088 系統中斷服務入口地址表： 第一部分是類型 0 到類型 4，共 5 種類型，定義為 專用中斷，它們占表中000013H，共2

35、0個字節。 這5種類型中斷的入口已由系統定義， 不允許用戶作任何修改。其中 :INT0 除法出錯中斷INT1 單步中斷INT2 外部引入不可屏蔽中斷INT3 斷點中斷INT4/INT0- 溢出中斷第二部分是類型 5到類型 31H 為系統備用中斷，共 27個中斷。它們占表中 01407CH， 共 108 個字節。這是 Intel 公司為軟、硬件開發保留的中斷類型，一般不允許用戶改作其 它用途，其中許多中斷已被系統開 發使用，例如類型 21H 已用作系統功能調用的軟件中 斷。第三部分是類型 32H0FFH，共224個中斷，896個字節，可供用戶使用。這些中斷可由 用戶定義為軟中斷，由 INT 指令

36、引入，也可以是通過 INTR 引腳直接引入的或通過中斷控 制器 8259A 引入的可屏蔽硬件中斷。中斷優先級別8086CPU 的中斷優先級序列從高到低為 :（1）除法出錯中斷 類型 0； （軟件中斷）（2）溢出中斷 類型 4； （軟件中斷）（3）INT n 類型 n； （軟件中斷）（4）NMI 類型 2 （硬件中斷）INTR類型32255 （硬件中斷）（6） 單步中斷 類型 1 （軟件中斷）中斷類型號的獲取方法第一種是用直接獲取， 對于類型號0？4?的中斷，？由于8086CPU已規定了產生中斷的 原因，只要有相應 中斷就可獲得相應類型號。同理，許多系統調用功能是用INT n 指令直接獲取類型號

37、的。第二種是由外部引入的INTR中斷，這類中斷必須由硬件提供中斷類型號，當CPU在響應中斷的響應周期， 進行到第二個 INTA 周期時，用 INTA 將類型號放入數據總線， CPU 從數據總線上獲取類型號， 并自動將類型 號乘 4，作為地址指針， 獲得中斷服務程序的入 口地址，轉入相應服務程序。 ?當 CPU 響應中斷，調用中斷類型號為 n 的中斷服務程序時，可將中斷類型呈 n 乘以 4 求出中斷向量的存 放地址4n,然后將中斷矢量表中的 4n和4n +1兩個單元中的內容裝入 IP 寄存器，將 4n+2 和 4n+3 中的內容裝入 代碼段寄存器 CS 中。例：若中斷類型號為 8（它指出中斷向量

38、表中的第 9 個入口地址） ，則這個向量的入口地 址為： 類型號8M=32D=20H 若類型號 8的入口地址中（00020H） =0200H , （00022H） =1000H則中斷服務程序入口地址為：10200H。CPU 一旦響應中斷類型 8,將轉去執行從地址 10200H 開始的類型為 8的中斷服務程序。5. 敘述 Intel 8259 中斷控制器的功能以及編程方法。答： 8259A 的工作編程 OCW1-中斷屏蔽操作命令字 0CW1用來實現對中斷源的屏蔽功能，0CW1的內容直接寫入屏蔽寄存器 IMR 。 0CW2-優先級循環方式和中斷結束方式操作命令字CW2的主要作用是設置中斷結束方式（

39、包括一般結束EOI?和特殊結束SEOI）和控制中斷優先級的循環方式。 OCW3 -特殊屏蔽方式和中斷查詢方式操作命令字0CW3作用是寫入多功能操作命令字。0CW3有三項功能：設置/取消特殊屏蔽方式；設置中斷查詢方式；設置對8259A內部寄存器的讀出命令。6. 以In tel 8237為例，說明DMA控制器的一般結構及功能答：8237的結構時序與控制邏輯：8237A處于從態時，該部分電路接收系統送來的時鐘、復位、片選和讀/寫控制等信號，完成相應的控制操作；主態時則向系統發出相應的控 制信號。優先級編碼電路： 該部分電路根據 CPU對8237A初始化時送來的命令，對同時提出DMA請求的多個通道進行

40、 排隊判優，以決定哪一個通道的優先級最高。對優先級的管理有兩 種方式：固定優先級和循環優先級。無論采用哪種優先級管理，一旦某個優先級高的設備 在服務時，其它通道的請求均被禁止，直到該通道服務結束時為止。數據和地址緩沖器組：8237A的A7A4A3A0為地址線；DB7DBO在從態時傳輸數據信息，主態時傳送 地址信息。這些數據引線、地址引線都與三態緩沖器相連，因而可 以接管或釋放總線。命令控制邏輯：該部分電路在從態時，接收CPU送的寄存器選擇信號（A3A0）,選擇8257A內部相應的 寄存器；主態時，對方式字的最低兩位（D1D0 ）進行譯碼，以確定DMA的操作類型。A3A0與I。、心W配合可組成各

41、種操作命令。內部寄存器組：8237A內部的其余部分主要為寄存器。每個通道都有一個16位的基地址寄存器、基字計 數、當前地址寄存器和當前字計數器，都有一個6位的工作方式寄存器。8237A有4個DMA通道，因此上述 這幾種寄存器在片內各有 4個。片內還各有一個命令 寄存器、屏蔽寄存器、請求寄存器、狀態寄存器和暫存寄存器。上述這些寄存器均是可編程寄存器。另外還有字數暫存器和地址暫存器等不可編程的寄存器。第五章1. 以具體芯片為例說明可編程I/O接口芯片的特點。答：可編程接口芯片特點：功能的可選擇性：可編程接口芯片具有多種工作方式，這些工作方式可以通過程序 來設置和改變，例如，并行接口芯片可以工作為輸

42、入方式，也可工作在輸出方式，可根據需要通赤軟件來設置。使用的可適應性：可編程接口芯片通用性強，使用靈活，同一種接口芯片，可表現 出不同的功能，用于不同的應用場合。2比較8255芯片的三種工作方式，各具有什么特點，在應用過程中，硬件電路的連接和 軟件編程有什么要求。答：1、方式0基本特點：方式0是一種基本輸入或輸出方式，該方式適合于通信雙方不需要聯絡 信號（應答信號）的簡 單輸入/輸出場合，CPU可以隨時用輸入/輸出指令對指定端口進行 讀寫操作。該方式的特點是：使8255A分成彼此獨立的兩 8位端口（ A 口，B 口）和兩個4位端口（ C 口高4位和低4位），4個端口的輸入/輸出可有16種不同的

43、組態，可適 用于各種不同的應用場合。方式0規定輸出有無鎖存能力，而輸入數據不被鎖存。方式0是單向的I/O ,即一次初始化指定了輸入或輸出，則不能改變；若改變，則須重新初 始化。不能 指定同一端口同時既作輸入又作輸出。這種方式下，無固定的I/O聯絡信號，聯絡信號線可由用戶自行安排。這種方式只能用于無條件傳送和查詢傳送，不能實現中斷傳送。2方式 1基本特點： 方式 1為選通輸入 /輸出方式， 即可借助于選通 （應答式） 聯絡信號的 I/O 方式。 這種方式中， A 口和 B 口 用于輸入 /輸出的數據端口， C 口某些位用作接收或產生應答聯 絡信號。方式1的特點是： 有兩組選通工作方式的端口，每組

44、包含一個8位數據端口和3條控制線。只有A 口和B 口可作為數據端口，C 口的某些線被固定作為 A 口或B 口與外設之間的聯絡信號線，其余的線只能定義為基本I/O,即只能工作于方式 0。每組端口提供有中斷請求邏輯和中斷允許觸發器。對中斷允許觸發器INTE 的操作是通過對端口 C的置位/復位控制字進行的。 方式1在輸入/輸出數據時都被鎖存。 方式1可以 用查詢方式和中斷傳送方式進行數據的輸入/輸出。3、方式 2 基本特點：方式 2 為分時雙向輸入 /輸出方式（雙向 I/O 方式）,即同一端口的 I/O 線既可 以作為輸入也可 以作為輸出。方式 2的主要特點為： A 口可以工作于方式 2，此時C 口

45、有5條線固定為A 口和外設之間的聯絡信號線。 C 口余下的3條線可以作為 B 口方式1 下的聯絡線，也可以和B 口一起成為方式 0的I/O線。方式2在輸入/輸出數據時都被鎖 存。方式2可以用查詢方式和中斷傳送方式進行數據的輸入/輸出。在方式2時為雙向傳送設置的聯絡信號, 實際上是方式 1 下輸入和輸出兩種操作時的組合。 只有中斷申 請 信號 INTR 既可作輸入的中斷申請,又可作輸出的中斷申請。3. 使用 Intel 8253 芯片進行初始化編程時,需要考慮哪幾方面問題。 答：（1）8253 具有 3 個獨立的 16 位計數器；（2）可按二進制或十進制（ BCD ）計數；（3）可由程序設置 6

46、 種不同的工作方式；（4）計數時鐘頻率（ CLK ）為 2MHz.4. 比較 Intel 8253 的方式 0和方式 4、方式 0和方式 1以及方式 2和方式 3,其功能有什么 異同。答：方式 0 計數結束產生中斷8253 用作計數器時一般工作在方式0。所謂計數結束產生中斷,是指在計數值減到0時，輸出端（OUT）產生的輸出 信號可作為中斷申請信號，要求CPU進行相應的處理。方式 0 有如下特點： 當控制字寫進控制字寄存器確定了方式 0 時,計數器的輸出 （ OUT 端口）保持低電平，一直保持到計數值減 到0。 計數初值裝入計數器之后， 在門控GATE 信號為高電平時計數器開始減 1 計數。當計

47、數器減到 0時輸出端 OUT 才由低變高,此高 電平輸出一直保持到該計數器裝入新的計數值或再次寫入方式0控制字為止。若要使用中斷，可以計數到0的輸出信號向CPU發出中斷請求，申請中斷。GATE為計數控制門，方式 0 的計數過程可由 GATE 控制暫停,即 GATE=1 時,允許計數； GATE=0 時,停止計 數。GATE信號的變化不影響輸出 OUT端口的狀態。 計數過程中，可重新裝入計數初 值。如果在計數過程中,重新寫入某一計數初值,則在寫完新計數值后,計數器將從該值 重新開始作減 1 計數方式 4 軟件觸發選通脈沖發生器方式 4是類似于方式 0的工作方式,計數器是靠置入新的計數初值這個軟件

48、操作來觸 發計數器工作的，故稱為軟件觸發。方式4有如下特點： 方式4是靠寫入計數值來進行軟件觸發的 “一次性有效 ”的選通脈沖發生器。寫入控制字后輸出端 OUT 變為高,并一 直保持。 在寫入計數初值之后開始計數, 當計數到 0 時輸出端 OUT 變為低, 維持一個 CLK 周期后又恢復為 高,并一直保持為高,直到再次寫入計數來進行 “軟件觸發 ”才能再次開 始。 若GATE=1，允許計數；GATE=0，停止計數。方式4的負脈沖輸出常作為選通脈沖。方式 2 分頻脈沖發生器方式2是一種具有自動予置計數初值N的脈沖發生器。從 OUT端可以輸出連續脈沖信號，脈沖寬度等于時鐘脈沖周期， 而計數初值 N

49、 決定了輸出端兩個負脈沖之間的寬度即 輸出脈沖周期。方式 2 也叫 N 分頻器，因為輸出脈沖為輸 入脈沖的 N 分頻，即出現 N 個 輸入脈沖才輸出一個脈沖。方式2有如下特點：N分頻計數器，這種方式是輸出對輸入脈沖按計數器計數初值 N分頻后的連續脈沖。當CPU寫入控制字后 OUT端輸出為高電平作為起始電平，在寫入計數值 N 后將立即自動開始對輸入脈沖 CLK 計數，輸出端仍 一直為高；當計數器減到 1時，輸出變低，計數器減到 0 時又變為高，計數器重新按已寫 入的計數 值 N 繼續計數，周而復始，在 OUT 端輸出一個 N 分頻脈沖，其正脈搏沖寬度 為（N-1）個輸入脈沖時鐘周期 （是N個CL

50、K時鐘脈沖周期之和），而負脈沖輸出寬度 （持 續時間）是一個 CLK脈沖周期。 GATE用于控制計數，GATE=1，允許計數；GATE=0， 停止計數。因此，可以用 GATE來使計數器同步。 在方式2下，不但高電平的門控信 號有效，上升跳變的門信號也是有效的。方式 3 分頻方波發生器方式 3的特點是： 方式 3常用于波特率發生器。方式 3和方式 2類似。但輸出為 方波或近似方波的矩形波。寫入方式3控制字后輸出為高電平。寫入計數值后計數器自動開始對輸入 CLK 脈沖計數，輸出 OUT 仍保持為高；在計數完成一半時，輸出OUT變為低電平，直到計數器全部完成，輸出OUT 又變為高電平，并重復上述計數

51、過程。若計數值N為偶數時，OUT方波的占空比為1:1;若N為奇數，其占空比為：（N+1）/2： （N-1） /2 即輸出分頻波高電平寬度為（ N+1） /2 CLK 周期，低電平周期為（ N-1） /2 CLK 周期。5. 闡述組成通用串行接口電路的基本部件及功能，并以波特率為9600，波特率系數為 16的異步傳送為例，說明串行發送和串行接收的過程。8251A 是一種可編程的通用同步 /異步接收發送器， 通常作為串行通信接口使用， 被 廣泛應用 Intel80X86 為 CPU 的 微型計算機中。其基本功能為： （ 1） 它是全雙工、雙緩 沖器的接收/發送器。（2）可工作在同步或異步工作方式。

52、同步方式工作時，波特率在064K范圍內；異步方式時，波特率在09. 2K范圍內。（3）同步方式時，字符可選擇為58bit，可加奇偶校驗位，可自動檢測同步字符。（4）異步方式時，字符可選擇為5 8bit ，可加奇偶校驗位，自動為每個字符添加一個啟動位，并允許通過編程選擇1、2. 5、或 2 位停止位。1. 當 A/D 或 D/A 轉換器的數據位數和量程范圍確定以后，數字量和模擬量的對應關系是 否一定確定。試闡述模擬量和數字量的轉換關系。答：以 8 位 CPU 為例，對于一個 DA 轉換部件來說，當等待轉換的數據加到輸 入端時，在輸出端也隨之建立了相應的電流或電壓。對于沒有數據輸入寄存器的DA轉換

53、器來說，隨著輸入數據的變化，輸出模擬量也隨之變化，同樣道理，當輸入數據消失 時，輸出模 擬量也會相應消失。因此，為了能維持模擬量的輸出，通常的作法是在DA轉換器之前增加一個數據鎖存器，再與總線相連。2. 當一個 D/A 轉換器的數據位數與 CPU 的的數據線位數不一致時，在硬件連接時應如何 考慮。 D/A 轉換器采用雙緩沖結構有什么好處。答： DA 轉換器只有在 CPU 執行兩個輸出指令才能得到所需數據， 而在第一次執 行輸出指令以后， DA 轉換器會得到一個局部的 輸入，因此，輸出端會得到一個局部的、 實際上不需要的模擬量的輸出。顯然，這是一個需要避免的現象。這此，往往采用兩級數據緩沖結構來

54、解決 D / A轉換器與數據總線的連接問題。在二級緩沖結構中，第一級緩沖 器直接與CPU數據總線相連，CPU將數據通過數據總線寫入。第二級緩沖器的數據來源 于第一級數據 緩沖器，所以CPU執行輸出指令的目的僅僅是為第二級緩沖器提供選通信 號，能將第一級緩沖器的數據打入到第二級緩沖器中。3. 一般而言，評價 A/D或D/A轉換器性能的指標參數有哪些。答：（1）分辨率（2）精度（3）轉換時間（4）電源靈敏度4. 從外界模擬量數據采集到模擬量輸出控制，其模擬控制系統由哪幾個模塊組成，并說明各模塊的功能。答：傳感器：采集物理量，如溫度傳感器。量程放大器：將傳感器輸出的信號放大或處理成與A/D轉換器所要求的輸入相適應的電壓范圍。低通濾波器：用于濾去干擾信號。多路轉換開關：使多個模擬信號共用一個A/D轉換器輪流進行采樣和轉換，以降低成本。采樣保持電路：在 A/D進行采樣期間，保持輸入信號不變，以保證轉換精度。A/D轉換器：將模擬輸入量轉換成數字量，以便由計算機讀取，進行分析處理。D/A轉換器：將微型計算機的處理結果轉換為模擬量輸出。模擬控制：作為控制用途的模擬輸出一般都是經過直流驅動功放，來驅動直流伺服裝置。5