1、項目2 多數表決器電路設計與制作2.1 項目描述n本項目是以組合邏輯電路的設計方法，用基本門電路的組合來完成具有多數表決功能的電路。n項目要求n用基本集成門電路設計制作三人表決器，3人中至少有2人同意，提案通過，否則提案不通過。n當表決某項提案時，同意則按下對應的開關，不同意則不按。表決結果用LED燈顯示，如果燈亮，則提案通過，不通過LED燈不亮。2.2 項目資訊n2.2.1 基本邏輯運算n邏輯代數運算規則 n邏輯代數的運算優先順序是：先算括號，再算非運算，然后是與運算，最后是或運算。邏輯代數運算的規則有n1）代入規則n2）反演規則n3)對偶規則3.邏輯函數的表示方法n1）邏輯表達式 n2）真

2、值表 n3）卡諾圖n4）邏輯圖n5）波形圖4.邏輯函數表達式n1）邏輯函數表達式的表示形式 n與-或表達式；或-與表達式；與非-與非表達式；或非-或非表達式；與或非表達式。n2）邏輯函數的最簡與或表達式n（1)乘積項個數最少。n（2)每個乘積項中的變量個數也最少。3）邏輯函數的最小項表達式n（1）最小項的定義n（2）最小項的編號n（3）邏輯函數的最小項表達式n如一個與或邏輯表達式中的每一個與項都是最小項，則該邏輯表達式稱作標準與或式，又稱為最小項表達式。 2.2.2公式法化簡邏輯函數n運用邏輯代數的基本定律和公式對邏輯函數式進行化簡的方法稱為代數化簡法，基本方法有以下幾種。n1.并項法n運用基

3、本公式，將兩項合并為一項，同時消去一個變量。n2.吸收法n運用吸收律和，消去多余項。n3.消去法n利用 消去多余因子。n4.配項法n在不能直接運用公式、定律化簡時，可通過乘 或 進行配項后再化簡。n例如BABAA1 AA0 AABACACBCCBABCAACBCBACBACACBCBACABAACBCACBBBCACBCACBCAY)()1 ()1 ()()(2.2.3卡諾圖法化簡邏輯函數n1相鄰最小項n如果兩個最小項中只有一個變量為互反變量，其余變量均相同時，則這兩個最小項為邏輯相鄰，并把它們稱為相鄰最小項，簡稱相鄰項。 n2卡諾圖n卡諾圖又稱為最小項方格圖。用2n個小方格表示n個變量的2n

4、個最小項，并且使相鄰最小項在幾何位置上也相鄰，按這樣的相鄰要求排列起來的方格圖叫做n個變量最小項卡諾圖，這樣相鄰原則又稱為卡諾圖的相鄰性。3.用卡諾圖表示邏輯函數n在具體填寫一個邏輯函數的卡諾圖時，將邏輯函數表達式或其真值表所確定的最小項，在其對應卡諾圖的小方格內填入函數值1；表達式中沒出現的最小項或真值表中函數值為0的最小項所對應的小方格內填入函數值0。為了簡明起見，小方格內的函數值為0時，常保留成空白，什么也不填。n【例2-5】畫出邏輯函數的卡諾圖。），151312965410()(mABCDYn解：這是一個四變量的邏輯函數，首先要畫出四變量卡諾圖的一般形式，然后在最小項編號為 0，1，4

5、，5，6，9，12, 13 ,15 的小方格內填入1，其余小方格內填入0或空著，即得到了該邏輯函數的卡諾圖。4用卡諾圖化簡邏輯函數n1）最小項合并規律n（1）只有相鄰最小項才能合并。n（2）兩相鄰最小項可以合并為一個與項，同時消去一個變量。四個相鄰最小項合并為一個與項，同時消去兩個變量。2n個相鄰最小項合并為一個與項，同時消去n個變量。n（3）合并相鄰最小項時，消去的是相鄰最小項中互反變量，保留的是相鄰最小項中的共有變量，并且合并的相鄰最小項越多，消去的變量也越多，化簡后的與項就越簡單。 2）用卡諾圖化簡邏輯函數的原則n（1）每個包圍圈內相鄰1方格的個數一定是2n個方格，即只能按1、2、4、8

6、、16個1方格的數目畫包圍圈。n（2）同一個1方格可以被不同的包圍圈重復包圍多次，但新增的包圍圈中必須有原先沒有被圈過的1方格。n（3）包圍圈中的相鄰1方格的個數盡量多，這樣可消去的變量多。n（4）包圍圈的個數盡量少，這樣得到的邏輯函數的與項少。n（5）注意卡諾圖的循環鄰接特性。同一行最左與最右方格中的最小項相鄰，同一列的最上與最下方格中的最小項相鄰。n【例題2-7】試用卡諾圖化簡邏輯函數。n解：（1）畫出卡諾圖如圖2-8所示。n（2）化簡卡諾圖。化簡卡諾圖時，一般先圈獨立的1方格，再圈僅兩個相鄰的1方格，再圈僅4個相鄰的1方格，依次類推。n（3）合并包圍圈的最小項，寫出最簡與或表達式。），1

7、5,13,12,11, 9 , 6 , 5 , , 10()(mABCDYADDCCABCBADBCAY5化簡具有無關項的邏輯函數n1）約束項、任意項和無關項n在許多實際問題中，有些變量取值組合是不可能出現的，這些取值組合對應的最小項稱為約束項。而在有的情況下，邏輯函數在某些變量取值組合出現時，對邏輯函數值并沒有影響，這些變量取值組合對應的最小項稱為任意項。約束項和任意項統稱為無關項。n2）利用無關項化簡邏輯函數n在邏輯函數中，無關項用“d”表示，在卡諾圖相應的方格中填入“”或“”。根據需要，無關項可以當作1方格，也可以當作0方格，以使化簡的邏輯函數式為最簡式為準。2.2.4組合邏輯門電路n1

8、組合邏輯電路的基本概念n在數字邏輯電路中，如果一個電路在任何時刻的輸出狀態只取決于該時刻的輸入狀態，而與電路的原有狀態無關，則該電路稱為組合邏輯電路。2 2組合邏輯電路分析組合邏輯電路分析n1）組合邏輯電路的分析步驟n（1）由給定邏輯電路寫出其輸出邏輯函數表達式。n（2)對輸出邏輯表達式進行化簡。n（3)根據輸出邏輯表達式列真值表。n（4)說明邏輯電路的功能。n【例2-11】分析圖所示的組合邏輯電路。n解：（1）根據邏輯電路寫出輸出邏輯函數表達式。由圖可得ABY 1ABAYAY12ABBYBY13n由此可得電路的輸出邏輯函數表達式為n（2)根據邏輯函數表達式列真值表。BABABAABBABAY

9、YY32ABY0000111011103.組合邏輯電路的設計n1）設計方法n（1）分析設計要求，列真值表。n（2）根據真值表寫出邏輯表達式。n（3）化簡邏輯表達式。n（4）根據邏輯表達式畫出邏輯電路圖。4.組合邏輯電路中的競爭冒險n1）競爭與冒險現象n在組合邏輯電路中，把信號在網絡中傳輸存在時差的現象稱為“競爭”。n大多數組合邏輯電路都存在競爭，但有的競爭并無害處，而有的競爭會使真值表所述的邏輯關系遭到短暫的破壞，并在輸出產生尖峰脈沖(毛刺)，這種現象稱為產生競爭冒險。n邏輯競爭產生的冒險現象也稱邏輯險象。n2.）冒險現象的識別n在輸入變量每次只有一個改變狀態、其余變量取特定值(0或1)的簡單

10、情況下，若組合邏輯電路輸出函數表達式為下列形式之一，則存在邏輯險象。AAYAAY 存在0型險象 存在1型險象3）.邏輯險象的消除方法n通過增加冗余項：n使函數在任何情況下都不可能出現和的情況，從而達到消除險象的目的。n加選通脈沖：n對輸出可能產生尖峰干擾脈沖的門電路增加一個選通信號的輸入端，只有在輸入信號轉換完成并穩定后，才引入選通脈沖將它打開，此時才允許有輸出。n接入濾波電容：n由于尖峰干擾脈沖的寬度一般都很窄，在可能產生尖峰干擾脈沖的門電路輸出端與地之間接入一個容量為幾十皮法的電容就可吸收掉尖峰脈沖。2.3 技能訓練 組合邏輯電路的功能測試n1.訓練目的：n1）熟悉組合邏輯電路的特點；n2

11、）能正確分析由門電路構成的組合邏輯電路功能；n3）掌握組合邏輯電路功能測試方法。n2.實訓器材：n1)直流穩壓電源 1臺n2）萬用表 1塊n3）集成芯片74LS00 2片n4）邏輯開關 2個n測試電路n2）分析兩電路的邏輯功能n a)圖的邏輯功能:nb)圖的邏輯功能：BABAYBABABABAY2.4 項目實施n2.4.1 項目設計n根據項目要求，設計一個三人多數表決組合邏輯電路。n分析設計要求。設三人為A、B、C，同意為1，不同意為0；表決為Y，有2人或2人以上同意，表決通過，通過為1，否決為0。因此，A、B、C為輸入量，Y為輸出量。n 列出真值表 n寫出最小項表達式 n畫邏輯電路圖 2.4.2 項目制作n根據設計邏輯電路，畫出三人表決器電路接線圖 電路安裝n1）將檢測合格的元器件按照圖2-19所示電路連接安裝在面包板或萬能電路板上。n2）插接集成電路時，先校準兩排引腳，與底板上插孔對應，然后在