1、國(guó)家標(biāo)準(zhǔn) 集成電路硅通孔（ TSV）三維封裝可靠性試驗(yàn)方法 (征求意見(jiàn)稿 )編制說(shuō)明1工作 簡(jiǎn)況1.1任務(wù)來(lái)源本項(xiàng)目是 2018年國(guó)家標(biāo)準(zhǔn)委下達(dá)的軍民通用化工程標(biāo)準(zhǔn)項(xiàng)目中的一項(xiàng)，本國(guó)家標(biāo)準(zhǔn)的制定任務(wù)已列入 2018年國(guó)家標(biāo)準(zhǔn)制修訂項(xiàng)目，項(xiàng)目名稱(chēng)為集成電路硅通孔（TSV ）三維封裝可靠性試驗(yàn)方法，項(xiàng)目編號(hào)為：20182284-T-339 。本標(biāo)準(zhǔn)由中國(guó)電子技術(shù)標(biāo)準(zhǔn)化研究院負(fù)責(zé)組織制定，標(biāo)準(zhǔn)歸口單位為全國(guó)半導(dǎo)體器件標(biāo)準(zhǔn)化技術(shù)委員會(huì)集成電路分技術(shù)委員會(huì)（ TC78/SC2 ）。1.2起草單位簡(jiǎn)介中國(guó)電子技術(shù)標(biāo)準(zhǔn)化研究院是工業(yè)和信息化部直屬事業(yè)單位，專(zhuān)業(yè)從事工業(yè)和電子信息技術(shù)領(lǐng)域標(biāo)準(zhǔn)化科研工作 。中國(guó)

2、電子技術(shù)標(biāo)準(zhǔn)化研究院緊緊圍繞部中心工作 ，立足標(biāo)準(zhǔn)化工作核心，研究工業(yè)和電子信息技術(shù)領(lǐng)域標(biāo)準(zhǔn)化發(fā)展戰(zhàn)略，提出相關(guān)規(guī)劃和政策建議；組織建立和完善電子信息、軟件服務(wù)等領(lǐng)域技術(shù)標(biāo)準(zhǔn)體系，開(kāi)展共性、基礎(chǔ)性標(biāo)準(zhǔn)的研究制定和應(yīng)用推廣；承擔(dān)電子產(chǎn)品的試驗(yàn)檢測(cè)、質(zhì)量控制和技術(shù)評(píng)價(jià)、質(zhì)量監(jiān)督檢查和質(zhì)量爭(zhēng)議鑒定等工作；負(fù)責(zé)電子工業(yè)最高計(jì)量標(biāo)準(zhǔn)的建立、維護(hù)和量值傳遞工作；開(kāi)展管理體系認(rèn)證、產(chǎn)品認(rèn)證、評(píng)估服務(wù)等相關(guān)活動(dòng)；建立和維護(hù)標(biāo)準(zhǔn)信息資源，開(kāi)展標(biāo)準(zhǔn)信息服務(wù)、技術(shù)咨詢(xún)?cè)u(píng)估和培訓(xùn)活動(dòng)。1.3主要工作過(guò)程接到編制任務(wù)， 項(xiàng)目牽頭單位中國(guó)電子技術(shù)標(biāo)準(zhǔn)化研究院成立了標(biāo)準(zhǔn)編制組，中科院微電子研究所、 華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研

3、發(fā)中心有限公司、中國(guó)電子科技集團(tuán)公司第十三研究所等相關(guān)單位參與標(biāo)準(zhǔn)編制工作。編制組落實(shí)了各單位職責(zé)，并制定編制計(jì)劃。編制組查找了國(guó)際、 國(guó)內(nèi)三維集成電路封裝相關(guān)標(biāo)準(zhǔn)，認(rèn)真研究了現(xiàn)行集成電路標(biāo)準(zhǔn)體系和相關(guān)標(biāo)準(zhǔn)技術(shù)內(nèi)容，在此基礎(chǔ)上形成了標(biāo)準(zhǔn)草案。2標(biāo)準(zhǔn)編制原則和確定主要內(nèi)容的論據(jù)及解決的主要問(wèn)題2.1本標(biāo)準(zhǔn)制定原則本標(biāo)準(zhǔn)遵循 “科學(xué)性、實(shí)用性、統(tǒng)一性、規(guī)范性”的原則進(jìn)行編制，依據(jù)GB/T 1.1-2009規(guī)則起草，確立了本標(biāo)準(zhǔn)的范圍、規(guī)范性引用文件、術(shù)語(yǔ)和定義。2.2標(biāo)準(zhǔn)的主要內(nèi)容與依據(jù)2.2.1本標(biāo)準(zhǔn)的定位本標(biāo)準(zhǔn)是三維（ 3D）集成電路（ IC）封裝系列標(biāo)準(zhǔn)中的一項(xiàng)，規(guī)定了采用硅通孔（TSV）1

4、技術(shù)的三維集成電路封裝推薦使用的可靠性試驗(yàn)，適用于“先通孔”（先完成TSV的制作，再做有源芯片及其互連)、“中通孔” (先做有源器件，然后制作TSV,之后再進(jìn)行片內(nèi)互連工藝)以及“后通孔”(先完成有源芯片和有源芯片片內(nèi)互連層，最后制作TSV)等采用不同工藝流程制造的TSV結(jié)構(gòu)的可靠性試驗(yàn)。關(guān)于引用文件GB/T 4937.20-2018 半導(dǎo)體器件機(jī)械和氣候試驗(yàn)方法第 20 部分：塑封表面安裝器件耐潮濕和焊接熱綜合影響；GB/T 4937.30-2018 半導(dǎo)體器件機(jī)械和氣候試驗(yàn)方法第 30 部分：非氣密表面安裝器件在可靠性試驗(yàn)前的預(yù)處理；GB/T 12750-2006 半導(dǎo)體器件集成電路第 1

5、1 部分：半導(dǎo)體集成電路分規(guī)范（不包括混合電路）；GB/T XXXX-20XX 集成電路三維封裝術(shù)語(yǔ)和定義（報(bào)批稿）。GB/T 4937.20-2018 和 GB/T 4937.30-2018 是半導(dǎo)體器件的潮濕敏感度試驗(yàn)方法和可靠性試驗(yàn)前的預(yù)處理程序，用于半導(dǎo)體器件的抗潮濕能力檢測(cè)。GB/T 12750-2006 是半導(dǎo)體集成電路分規(guī)范規(guī)定了半導(dǎo)體集成電路設(shè)計(jì)、生產(chǎn)、檢測(cè)應(yīng)遵循的要求。GB/T XXXX-20XX 是三維集成電路的術(shù)語(yǔ)定義，本標(biāo)準(zhǔn)的部分術(shù)語(yǔ)引用該標(biāo)準(zhǔn)。術(shù)語(yǔ)和定義在 GB/T XXXX-20XX 集成電路 三維封裝 術(shù)語(yǔ)和定義（報(bào)批稿）基礎(chǔ)上，增加了本標(biāo)準(zhǔn)需要使用的術(shù)語(yǔ)定義：前

6、道工序、后道工序、先通孔、中通孔、后通孔等。部分術(shù)語(yǔ)采用集成電路產(chǎn)業(yè)全書(shū)的內(nèi)容。堆疊芯片制造在 3D IC 中， TSV作為一種新型的互連結(jié)構(gòu)，其工藝復(fù)雜，容易在生產(chǎn)產(chǎn)生多種故障，在生產(chǎn)階段對(duì)TSV 進(jìn)行測(cè)試與故障診斷，既可保證TSV的有效性與可靠性，又可提高產(chǎn)品良率，降低制造成本。TSV 通常情況下是一種柱狀金屬結(jié)構(gòu)，它實(shí)現(xiàn)了各層芯片在垂直方向上的電氣互連互通。在芯片鍵合前，TSV的制造過(guò)程包括刻蝕通孔、氧化物淀積、銅種子淀積、鍍銅以及化學(xué)工藝打磨等步驟。每個(gè)步驟都有可能引起TSV缺陷，例如， 由于 TSV的高深寬比，容易出現(xiàn)絕緣層或?qū)щ妼与婂儾煌耆鸬慕^緣壁破損或空洞缺陷。在芯片鍵合階

7、段，由于TSV二氧化硅絕緣層與硅襯底的熱膨脹系數(shù)不同，極易造成由熱應(yīng)力引起的TSV斷裂缺陷。同時(shí)，2由于 TSV一般只有幾十微米（m），也常常因?qū)訒r(shí)不能準(zhǔn)確對(duì)齊而造成失效。TSV制造步驟如下圖1：圖 1 TSV制造步驟TSV又根據(jù)制造步驟的不同，分為“先通孔”（先完成TSV的制作，再做有源芯片及其互連 )、“中通孔” (先做有源器件，然后制作TSV,之后再進(jìn)行片內(nèi)互連工藝)以及“后通孔”(先完成有源芯片和有源芯片片內(nèi)互連層，最后制作TSV)，示意圖如圖2 所示。圖 2 TSV分類(lèi)示意圖TSV制造后，還需三維鍵合和裝配工藝，包括：芯片與芯片粘接、多芯片粘接、芯片焊接、填充和固化、熱增強(qiáng)涂敷、二

8、次成型或密封性涂敷、模塊測(cè)試、老煉、模塊卡連接、倒裝芯片塑封焊球陣列（FCPBGA）和類(lèi)似封裝類(lèi)型的工藝返工。本標(biāo)準(zhǔn)第 4 章對(duì) TSV制造工藝進(jìn)行了說(shuō)明， 并對(duì) TSV制造工藝可能帶來(lái)的可靠性問(wèn)題進(jìn)行了描述。這些可靠性問(wèn)題包括：CPI、熱應(yīng)力、翹曲、不均勻性、漏電、空洞。這些問(wèn)題有TSV本身的，也有TSV與芯片連接后產(chǎn)生的。TSV本身的主要缺陷：空洞、縫隙、填充缺失，造成開(kāi)路、漏電，如下圖2 所示：3圖 2 TSV主要缺陷失效物理設(shè)計(jì)因?yàn)?TSV是在工藝過(guò)程中的加工工藝，制成成品后很難檢測(cè)，必須通過(guò)工藝過(guò)程檢測(cè)或設(shè)計(jì)試驗(yàn)結(jié)構(gòu)來(lái)進(jìn)行可靠性試驗(yàn)，本標(biāo)準(zhǔn)第5 章對(duì)此進(jìn)行了規(guī)定?？煽啃栽囼?yàn)本標(biāo)準(zhǔn)表

9、1 按照 TSV的結(jié)構(gòu)類(lèi)型， 給出相應(yīng)的失效模式；針對(duì)失效模式， 應(yīng)開(kāi)展哪些可靠性試驗(yàn)，最后進(jìn)行完可靠性試驗(yàn)后對(duì)樣品的檢查采用的檢查方法也一并給出。本標(biāo)準(zhǔn)只給出常見(jiàn)結(jié)構(gòu)的試驗(yàn)方法，特殊設(shè)計(jì)的結(jié)構(gòu)不在本標(biāo)準(zhǔn)范圍內(nèi)。試驗(yàn)程序第 7 章對(duì)試驗(yàn)程序進(jìn)行了說(shuō)明。失效分析試驗(yàn)后若出現(xiàn)失效，應(yīng)進(jìn)行失效分析，對(duì)失效分析的注意事項(xiàng)、采用的分析方法進(jìn)行了規(guī)定。試驗(yàn)報(bào)告給出了試驗(yàn)報(bào)告應(yīng)包含的信息。附錄 A給出 TSV制造工藝的基本工藝步驟。附錄 B試驗(yàn)報(bào)告可以參考本標(biāo)準(zhǔn)附錄B。3 主要 試驗(yàn)（或驗(yàn)證）情況分析無(wú)。4 知識(shí)產(chǎn)權(quán) 說(shuō)明無(wú)。5 采用 國(guó)際標(biāo)準(zhǔn) 和國(guó)外先進(jìn)標(biāo)準(zhǔn)情況4目前國(guó)際上有JEDEC于 2009年發(fā)布的

10、 JEP 158 3D chip stack with through-siliconvias（TSVS ）： Identitying ， Evaluating and Understanding Reliability Interactions（硅通孔 3D堆疊芯片：可靠性的相互作用的識(shí)別、評(píng)估和理解）。本標(biāo)準(zhǔn)的內(nèi)容參考了JEP 158。6 與現(xiàn)行相關(guān) 法律、法規(guī)、規(guī)章及相關(guān)標(biāo)準(zhǔn)的協(xié)調(diào)性本標(biāo)準(zhǔn)不違反現(xiàn)行的法律、 法規(guī)和規(guī)章。 與 GB/T 12750-2006半導(dǎo)體器件 集成電路 第11部分：半導(dǎo)體集成電路分規(guī)范（不包括混合電路）、GB/T 16464-1996 半導(dǎo)體器件集成電路第 1部分：總則、GB/T 9178-88 集成電路術(shù)語(yǔ)以及SJ/T 11707-2018硅通孔幾何