1、習題答案第三章 門電路一、 填空1. 用以實現 基本邏輯運算和復合邏輯運算 的單元電路稱為門電路。2. 常用的門電路在邏輯功能上有 與門、或門、非門、與非門、或非門、異或門 等幾種。3. 正邏輯是指 以高電平表示邏輯1，低電平表示邏輯0 。4. 負邏輯是指 以低平表示邏輯1，高電平表示邏輯0 。5. 反相器的輸入特性是指 從反相器輸入端看進去的輸入電壓與輸入電流的關系 。6. 反相器的輸出特性是指 從反相器輸出端看進去的輸出電壓與輸出電流的關系 。7. 兩個OD與非門線與后，實際的邏輯關系是 與或非 。8. 噪聲容限示意圖如下圖所示。反相器輸入為高電平時的噪聲容限公式是 VNH=VOH(min

2、)-VIH(min) ，低電平時的噪聲容限公式是VNL=VIL(max)-VOL(max) 。9. TTL門電路的輸入端負載特性用公式表達為 。10. 三態門的輸出是 高電平 、 低電平 和 高阻態 。二、 輸入信號的高、低電平分別是5V和0V，R1為3.3 k，R2為10 k，RC為1 k，VCC為5V，VEE為-8V，三極管的為20，飽和壓降與飽和導通時的內阻忽略。計算輸入高、低電平時對應的輸出電平。答案：當vI=VIL=0V時，發射結反偏，三極管截止，iC=0,vO=VCC=5V。當vI=VIH=5V時，深度飽和時三極管的基極電流為滿足iB>IBS，故三極管處于深度飽和狀態，vO0

3、V。三、分析圖示電路的邏輯功能。答案：詳見教材P116四、輸入電壓波形如圖所示，試畫出電路的輸出電壓波形。答案： 五、已知圖中各門電路都是74系列門電路，指出各門電路的輸出是什么狀態。答案：Y1為高電平；Y2為低電平；Y3為低電平；Y4為低電平。六、74系列TTL與非門組成如圖電路。試求前級門GM能驅動多少個負載門？門GM輸出高電平VOH3.2V，低電平VOL0.4V，輸出低電平時輸出電流最大值IOLmax=16 mA，輸出高電平時輸出電流最大值IOHmax= -0.4mA， 與非門的電流IIL-1.6mA，IIH0.04 mA。答案：在滿足VOL0.4V的條件下，求得可驅動的負載門數目為在滿

4、足VOH3.2V的條件下，求得可驅動的負載門數目為因此GM最多能驅動5個同樣的與非門。七、上題中，若門均為74系列TTL或非門，而其它條件不變，門的參數與上題相同，那么前級門GM能驅動多少個負載門？答案：在滿足VOL0.4V的條件下，求得可驅動的負載門數目為在滿足VOH3.2V的條件下，求得可驅動的負載門數目為因此GM最多能驅動5個同樣的或非門。八、計算圖中上拉電阻RL的阻值范圍。前級輸出門均為74LS系列OC門，電源VCC=5V，輸出高電平VOH3.2V，輸出低電平VOL0.4V。輸出管截止時漏電流IOH0.1mA，低電平輸出時允許的最大負載電流IOL(max)=8 mA，后級負載門為74系

5、列TTL與非門，輸入電流IIL-0.4mA，IIH0.02 mA。答案：RL 的最大允許值為 RL 的最小允許值為 故RL 的取值范圍應為 。九、計算圖中上拉電阻RL的阻值范圍。前級輸出門均為74LS系列OC門，電源VCC=5V，輸出高電平VOH3.2V，輸出低電平VOL0.4V。輸出管截止時漏電流IOH0.1mA，低電平輸出時允許的最大負載電流IOL(max)=8 mA，后級的74系列TTL或非門，輸入電流IIL-0.4mA，IIH0.02 mA；后級的74系列TTL非門，輸入電流IIL-0.4mA，IIH0.02 mA。答案：RL 的最大允許值為 RL 的最小允許值為 故RL 的取值范圍應

6、為 。十、三個三態門的輸出接到數據總線上，如圖所示。（1）簡述數據傳輸原理。（2）若門G1發送數據，各三態門的使能端子應置何種電平？答案：（1）數據傳輸原理：工作過程中控制各個反相器的EN端輪流等于1，而且任何時候僅有一個等于1，便可輪流把傳輸到各個反相器輸出端的信號送到總線上，而互不干擾。（2）若門G1發送數據，各三態門的使能端子應置于EN1=1，EN2=EN3=0。習題答案第四章 組合邏輯電路一、填空1. 數字電路分成兩大類，一類是 組合邏輯電路 ，另一類是 時序邏輯電路 。2. 組合邏輯電路在邏輯功能上的共同特點是 任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態無關 。3. 組合

7、邏輯電路的分析是指 由給定的邏輯電路，通過分析找出電路的邏輯功能來 。4. 組合邏輯電路通常采用的設計方法分為 進行邏輯抽象 、 寫出邏輯函數式 、 選定器件類型 、 將邏輯函數化簡或變換成適當的形式 和 由化簡或變換后的邏輯函數式，畫出邏輯電路圖 五個步驟。5. 邏輯狀態賦值是指 以二值邏輯的0、1兩種狀態分別代表輸入變量和輸出變量的兩種不同狀態 。6. 編碼器的邏輯功能是 將輸入的每一個高、低電平信號編成一個對應的二進制代碼 。7. 譯碼器的邏輯功能是 將每個輸入的二進制代碼譯成對應的輸出高、低電平信號或另外一個代碼 。8. 用具有n位地址輸入的數據選擇器，可以產生任何形式輸入變量數不大于

8、 n+1 的組合邏輯函數。9. 競爭是指 門電路兩輸入信號同時向相反的邏輯電平跳變的現象 。10.競爭-冒險是指 由于競爭而在電路輸出端可能產生尖峰脈沖 的現象。二、分析圖示電路的邏輯功能。在保證邏輯功能不變的情況下，此電路可否用非門和與非門構成，試畫出電路圖。 答案：根據邏輯電路圖寫出邏輯表達式：列出真值表：由真值表可見這是一個奇偶判別電路。即當輸入A、B、C中有偶數個1時，輸出Y等于1。而當輸入A、B、C中有奇數個1或全為0時，輸出Y等于0。若用非門和與非門構成電路，則邏輯表達式應變換成與非式。三、試分析圖示(a)和(b)兩電路是否具有相同的邏輯功能。如果相同，它們實現的是何邏輯功能。答案

9、：根據邏輯電路圖寫出邏輯表達式：(a) (b) 可見，兩電路具有相同的邏輯表達式，因此邏輯功能相同。電路實現的是異或邏輯功能。四、試分析圖示電路的邏輯功能。答案：根據邏輯電路圖寫出邏輯表達式：列出真值表：由真值表可見這是一個同或門電路。即當輸入A、B、C相同時，輸出Y等于1。而當輸入A、B、C不同時，輸出Y等于0。五、用兩片74HC148接成16線-4線優先編碼器。六、用兩片74HC138接成4線-16線譯碼器。七、分析圖示電路的邏輯功能。各輸出為1時，分別表示什么含義？答案：根據邏輯電路圖寫出邏輯表達式：此電路的邏輯功能為1位數值比較器。當Y1=1時，表示二進制數A>B ；當Y2=1時

10、，表示二進制數A=B ；當Y3=1時，表示二進制數A< B 。八、用四選一數據選擇器實現三變量函數。答案：若采用卡諾圖法，令A1=B A0=C九、用3線-8線譯碼器74HC138和門電路產生如下函數。用8選1數據選擇器74HC151實現函數Y2。答案：令A2=A A1=B A0=C 則 當用8選1數據選擇器74HC151實現函數Y2時，令A2=A A1=B A0=C 則 D1=D3=D4=D7=1 D0=D2=D5=D6=0十、用4線-16線譯碼器74LS154和門電路產生如下函數。答案：令A3=A A2=B A1=C A0=D 則 十一、某工廠有三個車間和一個自備電站，站內有兩臺發電機

11、X和Y。Y的發電能力是X的兩倍。如果一個車間開工，只起動X即可；如果兩個車間同時開工，只起動Y即可；如果三個車間同時開工，則X和Y都要起動。試設計一個控制發電機X、Y起動和停止的邏輯電路。（1）用全加器實現。（2）用譯碼器實現。（3）用門電路實現，門電路種類不限。答案：用E、F、G三個變量作為輸入變量分別對應三個車間，并設車間開工為1，不開工為0； X、Y兩個變量作為輸出變量分別對應兩臺發電機，并設電機啟動為1，停止為0。根據題意可列真值表：由真值表寫出邏輯表達式：（1）用全加器實現 令CI=E A=F B=G 則S=X CO=Y（2）用譯碼器實現。令A2=E A1=F A0=G 則 （3）用

12、門電路實現，門電路種類不限。 習題答案第五章 觸發器1. 觸發器是能夠記憶一位二值信號的基本邏輯單元。2. 觸發器有兩個穩定的狀態，可用來存儲數碼 0和 1 （只要電源不斷電）。觸發器按其邏輯功能可分為 RS 觸發器、 D 觸發器、 JK 觸發器、 T 觸發器等四種類型。按觸發方式可以分為： 電平觸發 、 脈沖觸發 、 邊沿觸發 。3. 觸發器有 兩 個穩定狀態，通常用 Q 端的輸出狀態來表示觸發器的狀態。4. 或非門構成的SR鎖存器的輸入為 S=1、R=0，當輸入S變為0時，觸發器的輸出將會（ C ）。（A）置位 （B）復位 （C）不變5. 與非門構成的SR鎖存器的輸入為，當兩輸入的0狀態同

13、時消失時，觸發器的輸出狀態為（ D）（A） （B） （C） （D）狀態不確定6. 觸發器引入時鐘脈沖的目的是（B ）（A）改變輸出狀態（B）改變輸出狀態的時刻受時鐘脈沖的控制（C）保持輸出狀態的穩定性7. 與非門構成的SR鎖存器的約束條件是（ B）（A） （B） （C） （D）8. “空翻”是指（ A）（A）在時鐘信號作用時，觸發器的輸出狀態隨輸入信號的變化發生多次翻轉（B）觸發器的輸出狀態取決于輸入信號（C）觸發器的輸出狀態取決于時鐘信號和輸入信號（D）總是使輸出改變狀態9. JK觸發器處于翻轉時，輸入信號的條件是（ D）(A)J=0 , K=0 (B)J=0 , K=1 (C) J=1 ,

14、 K=0 (D)J=1 , K=110. J=K=1時，JK觸發器的時鐘輸入頻率為120Hz，Q輸出為（C ）（A）保持為高電平 （B）保持為低電平（C）頻率為60Hz的方波 （D）頻率為240Hz的方波11. JK觸發器在CP的作用下，要使，則輸入信號為（A）（A）J=K=0 （B）J=1 , K=0 （C）J=K=Q （D）J=0 , K=112. 下列觸發器中，沒有約束條件的是（ B）（A）SR鎖存器 （B）主從JK觸發器 （C）鐘控RS觸發器13. 某JK觸發器工作時，輸出狀態始終保持為1，則可能的原因有（ACD ）（A）無時鐘脈沖輸入 （B）J=K=1 （C）J=K=0 （D）J=1

15、 , K=014. 歸納基本RS觸發器、同步觸發器、主從觸發器和邊沿觸發器觸發翻轉的特點。答：（1）基本的RS觸發器的動作特點是在輸入信號S和R的全部作用時間內，都能直接改變輸出端Q狀態。（2）同步RS觸發器的動作特點是在CP=1的全部時間內，S和R的變化都將引起觸發器狀態的相應改變。（3）主從觸發器的動作特點是觸發器的翻轉分兩步動作：第一步，在CP=1的期間主觸發器接收輸入端的信號被置成相應的狀態，從觸發器不動。第二步，在CP的下降沿到來時從觸發器按照主觸發器的狀態翻轉。因為主觸發器本身是一個同步RS觸發器，所以在CP=1的全部時間內輸入信號都將對主觸發器起控制作用。（4）邊沿觸發器翻轉特點

16、是觸發器的狀態僅取決于CP信號的上升沿或下降沿到達時輸入端的邏輯狀態，而在這之前或以后，輸入信號的變化對觸發器的狀態沒有影響。15. 畫出由與非門組成的SR鎖存器輸出端的電壓波形，輸入端的電壓波形如圖中所示。答案：3. 畫出圖中由或非門組成的SR鎖存器輸出端的電壓波形，其中輸出入端S，R的電壓波形如圖中所示。答案：4. 由或非門組成的觸發器和輸入端信號如圖所示，設觸發器的初始狀態為1，畫出輸出端Q的波形。答案：5. 在下圖電路中，若CP、S、R的電壓波形如圖中所示，試畫出Q的波形，假定觸發器的初始狀態為Q=0。答案：6. 若主從結構RS觸發器各輸入端的電壓波形如圖中所示，試畫出端對應的電壓波形

17、。設觸發器的初始狀態為Q=0。答案：7. 已知主從結構JK觸發器輸入端J、K和CP的電壓波形如圖所示，試畫出端對應的波形。設觸發器的初始狀態為Q = 0。答案： 8. 圖示電路中，已知CP和輸入信號T的電壓波形，試畫出觸發器輸出端的電壓波形，設觸發器的起始狀態為Q=0。答案： 9. 已知上升沿觸發的D觸發器輸入端的波形如圖所示，畫出輸出端Q的波形。若為下降沿觸發，畫出輸出端Q的波形。設初始狀態為Q=0。答案： 10. 已知D觸發器各輸入端的波形如圖所示，試畫出端的波形。答案：11. 如圖所示為邊沿D觸發器構成的電路圖，設觸發器的初始狀態Q1Q0=00，確定Q0 及Q1在時鐘脈沖作用下的波形。答

18、案：因為 所以 即兩個D觸發器的輸入信號分別為另一個D觸發器的輸出信號，故在確定它們輸出端波形時，應該分段交替畫出其波形。習題答案第六章 時序邏輯電路1. 時序邏輯電路是指 任一時刻得輸出信號不僅取決于當時得輸入信號，而且還取決于電路原來得狀態 。時序邏輯電路具有 存儲和記憶 功能，而組合邏輯電路沒有這種功能。2. 按照存儲電路中觸發器動作特點的不同，時序邏輯電路可分為 同步 時序邏輯電路和 異步 時序邏輯電路，而按照輸出信號特點的不同，又可將時序邏輯電路劃分為 米利 型 和 穆爾 型兩種 。3. 用4級觸發器組成十進制計數器，其無效狀態個數為（ D ）。A. 不能確定 B. 10個 C. 8

19、個 D. 6個4. 某時序邏輯電路的波形如圖所示，由此判定該電路是（ B ）。A. 二進制計數器 B. 十進制計數器 C. 移位寄存器5. 寄存器是用于 寄存一組二值代碼的 ，移位寄存器除了具有寄存器的功能以外，還具有移位功能，移位功能是指 在移位脈沖的作用下依次左移或右移 。6. 由D觸發器組成的四位數碼寄存器，清零后，輸出端Q3Q2Q1Q0=_0000_ ，若輸入端D3D2D1D0=1001，當CP有效沿出現時，輸出端Q3Q2Q1Q0=_1001_ 。7. 試分析下圖所示時序邏輯電路的邏輯功能。解：屬同步時序電路，時鐘方程省去。輸出方程： 驅動方程：T觸發器的特性方程：將各觸發器的驅動方程

20、代入特性方程，即得電路的狀態方程：列狀態轉換表 畫狀態轉換圖和時序波形圖由狀態圖可以看出，當輸入X 0時，在時鐘脈沖CP的作用下，電路的4個狀態按遞增規律循環變化，即：0001101100當X1時，在時鐘脈沖CP的作用下，電路的4個狀態按遞減規律循環變化，即：0011100100可見，該電路既具有遞增計數功能，又具有遞減計數功能，是一個2位二進制同步可逆計數器。8. 寫出下圖電路的驅動方程、特性方程和輸出方程。解：驅動方程狀態方程輸出方程9. 試分析下圖所示時序邏輯電路的邏輯功能。解：該電路為異步時序邏輯電路。具體分析如下：（1）寫出各邏輯方程式時鐘方程：CP0=CP （時鐘脈沖源的上升沿觸發

21、）CP1=Q0 （當FF0的Q0由01時，Q1才可能改變狀態）輸出方程：各觸發器的驅動方程：（2）將各觸發器的驅動方程代入D觸發器的特性方程，得各觸發器的狀態方程： （CP由01時此式有效）（Q0由01時此式有效）（3）列狀態轉換表（4）畫狀態轉換圖和時序波形圖 （5）邏輯功能分析 由狀態轉換圖可知：該電路一共有4個狀態00、01、10、11，在時鐘脈沖作用下，按照減1規律循環變化，所以是一個異步4進制減法計數器，Z是借位信號。10. 輸入信號波形如圖所示， 試畫出電路對應的輸出Q2、Q1的波形圖。 11. 試分析下圖所示時序邏輯電路的邏輯功能。解：屬同步時序電路，時鐘方程省去。驅動方程：將各

22、觸發器的驅動方程代入特性方程，即得電路的狀態方程：列狀態轉換表畫狀態轉換圖由狀態轉換圖可知：該電路屬同步五進制計數器，不具備自啟動功能。12.已知計數器的輸出端Q2、Q1、Q 0的輸出波形如圖所示，試畫出對應的狀態圖，并分析該計數器為幾進制計數器。由狀態轉換圖可知：該電路屬七進制計數器。13. 分析圖示時序電路的邏輯功能，假設電路初態為000，如果在CP的前六個脈沖內，D端依次輸入數據為1，0， 1，0，0， 1，則電路輸出在此六個脈沖內是如何變化的？解：屬同步時序電路，時鐘方程省去。驅動方程：將各觸發器的驅動方程代入特性方程，即得電路的狀態方程：列狀態轉換表該電路屬三位右移移位寄存器。14.

23、 分析圖示計數器電路，說明這是多少進制的計數器，并畫出對應的狀態轉換圖。十進制計數器74160的功能表與表6.3.4（教材P282）相同。這是一個七進制進制的計數器。15.下圖所示計數器電路為幾進制計數器？圖示計數器電路分別為八進制計數器和七進制進制的計數器。16. 試用兩片4位二進制加法計數器74161采用并行進位方式構成8位二進制同步加法計數器。模為16×16=256。17. 試用74161構成九進制計數器。（可采用異步清零法或同步預置數法）異步清零法同步預置數法18. 試用集成計數器74160和與非門組成五進制計數器，要求直接利用芯片的進位輸出端作為該計數器的進位輸出。 19.

24、 試用集成計數器74191和與非門組成余3碼十進制計數器。20. 試用集成計數器74160和與非門組成48進制計數器。解：因為N48，而74160為模10計數器，所以要用兩片74160構成此計數器。先將兩芯片采用并行進位方式連接成100進制計數器，然后再用異步清零法組成了48進制計數器。21. 某石英晶體振蕩器輸出脈沖信號的頻率為32768Hz，用74161組成分頻器，將其分頻為頻率為1Hz的脈沖信號。 解：因為32768=215，經15級二分頻，就可獲得頻率為1Hz的脈沖信號。因此將四片74161級聯，從高位片（4）的Q2輸出即可。22. 試用計數器74161和數據選擇器74151設計一個0

25、1100011的序列信號發生器。解：由于序列長度P=8，故將74161構成模8計數器，并選用數據選擇器74151產生所需序列，從而得電路如圖所示。23. 試用JK觸發器設計一個同步五進制加法計數器，要求電路能夠自啟動。解：本題是同步計數器的設計，分析步驟如下：(1） 根據設計要求，設定狀態，畫出狀態轉換圖。該狀態圖不須化簡。（2） 狀態分配，列狀態轉換編碼表。由題意要求M=5，故應取觸發器位數n=3，因為 22<5<23（1） 畫出電路的次態卡諾圖，經化簡得到電路的狀態方程。（4） 選擇觸發器 用JK觸發器，則可列出有關JK觸發器驅動方程和進位輸出方程。（5）畫邏輯電路圖（6）檢查

26、能否自啟動可見，如果電路進入無效狀態101、110、111時，都可在CP脈沖作用下，分別進入有效狀態010、011、100。所以電路能夠自啟動。習題答案第七章 半導體存儲器1. 包含（存儲矩陣）、（地址譯碼器）和（輸出緩沖器）三個組成部分。2. 19位。3. ROM和RAM的主要區別為（ROM只讀存儲器；RAM可隨機讀寫）。4. RAM分為（ 靜態隨機存儲器SRAM）和（動態隨機存儲器DRAM）。5. A6. 不對，應該是ROM的每個與項實現了地址輸入變量的邏輯與。7. 不能8. 1024個。9. 4個10.16片11. 解：（1）ROM真值表如下（2）邏輯表達式如下 ， ， ， 12. 存儲

27、器容量的位擴展方式是：每一片存儲器的字數夠用而每個字的位數不夠用時采用的擴展方式，將N片存儲器的所有地址線、控制線等并聯即可。存儲器容量的字擴展方式是：數據位數夠用而字數不夠用時采用的擴展方式。通過增添譯碼器（即增加地址代碼的位數），由譯碼器的輸入作為地址代碼的高位，而譯碼器的輸出分別控制各存儲器的片選端，其它控制線并聯即可。13. 參見教材P375圖7.4.114. 參見教材P376圖7.4.215.16. 略17. 略 習題答案第十章 脈沖波形的產生和整形1. 能否用施密特觸發器存儲1位二值代碼？為什么？ 答：可以用施密特觸發器存儲1位二值代碼，因為它同樣具有兩個穩定狀態。但這兩個穩定狀態

28、要依靠輸入信號來維持，兩狀態的轉換也要靠輸入信號的變化來實現。2. 在教材P458圖10.2.1所示的施密特觸發器電路中，為什么要求R1<R2? 答：若R1>R2 ，會使VT+ >2VTH= VDD ，VT- <0 ，而vI的變化范圍在0 VDD之間，即達不到閾值而使電路自鎖，不能進行狀態翻轉。3. 反相輸出的施密特觸發器的電壓傳輸特性和普通反相器的電壓傳輸特性有什么不同？ 答：反相輸出的施密特觸發器的電壓傳輸特性和普通反相器的電壓傳輸特性的不同點在于輸入信號在上升和下降過程中，電路狀態轉換時對應的輸入電平不同。電路狀態轉換時有正反饋過程，使輸出波形邊沿變得很陡。4.

29、若反相輸出的施密特觸發器輸入信號波形如圖P10-4所示，試畫出輸出信號的波形。施密特觸發器的轉換電平VT+、VT-已在輸入波形圖上標出。圖P10-4 答：圖A10-45. 在教材P458圖10.2.1給出的由CMOS反相器組成的施密特觸發器電路中，若R1=50k ，R2=100k ，VDD=5V ，VTH=VDD/2 ，試求電路的輸入轉換電平VT+、VT-以及回差電壓VT 。解：6. 在圖P10-6（a）所示的施密特觸發器電路中，已知R1=10k ， R2=30k 。G1和G2為CMOS反相器，VDD=15V 。（1） 試計算電路的正向閾值電壓VT+、負向閾值電壓VT-和回差電壓VT 。（2）

30、 若將圖P10-6（b）給出的電壓信號加到圖P10-6（a）電路的輸入端，試畫出輸出電壓的波形。圖P10-6解：（1） （2）圖A10-67. 單穩態觸發器輸出脈沖的寬度（即暫穩態持續時間）由哪些因素決定？與觸發脈沖的寬度和幅度有無關系？答：單穩態觸發器輸出脈沖的寬度（即暫穩態持續時間）的長短取決于電路內部的時間常數，與觸發脈沖的寬度和幅度沒有關系。8. 比較圖10.3.1 （教材P467）的微分型單穩態觸發器和圖10.3.5（ 教材P469）的積分型單穩態觸發器，它們各有何優點、缺點？答：（1）積分型比微分型單穩抗干擾能力強。 （2）積分型單穩輸出波形的邊沿比較差（因為電路狀態轉換中無正反饋

31、作用)。 （3）積分型單穩必須在觸發脈沖寬度大于輸出脈沖寬度時方能正常工作；而微分型單穩可用窄脈沖觸發也可在vd的脈寬大于輸出脈寬時電路仍工作，但輸出脈沖下降沿較差（vO在返回低電平過程中電路內部不能形成正反饋）9. 在教材P467圖10.3.1給出的微分型單穩態觸發器電路中，已知R=51k ，C=0.01F，電源電壓VDD=10V ，試求在觸發信號作用下輸出脈沖的寬度和幅度。 解： tW=RCln2=51×103×0.01×10-6×0.69=0.35ms Vm=VOH-VOL10V10. 在教材P467圖10.3.1給出的微分型單穩態觸發器電路中，為

32、加大輸出脈沖寬度所采取的下列措施哪些是對的，哪些是錯的。如果是對的，在（ ）內打；如果是錯的，在（ ）內打×：（1） 加大Rd（×）； （2）減小R（×）； （3）加大C（）； （4）提高VDD（×）；（5） 增加輸入觸發脈沖的寬度（×）。11. 在教材P469圖10.3.5給出的積分型單穩態觸發器電路中，若G1和G2為74LS系列門電路，它們的VOH=3.4V ，VOL0V， VTH=1.1V ，R=1k ，C=0.01F，試求在觸發信號作用下輸出負脈沖的寬度。設觸發脈沖的寬度大于輸出脈沖的寬度。 解：12. 圖P10-12是用兩個集成單穩態

33、觸發器74121所組成的脈沖變換電路，外接電阻和電容參數如圖中所示。試計算在輸入觸發信號vI作用下vO1、vO2輸出脈沖的寬度，并畫出與vI波形相對應的vO1、vO2的電壓波形。vI的波形如圖中所示。圖P10-12 解：圖A10-12 tW1=RCln2=22×103×0.13×10-6×0.692ms tW2=RCln2=11×103×0.13×10-6×0.691ms13. 在什么條件下電路中的正反饋會使電路產生振蕩？在什么條件下電路中的負反饋會使電路產生振蕩？ 答：電路中的正反饋會使電路產生振蕩的條件：利用閉

34、合回路中的正反饋可以產生振蕩， 但構成振蕩器中的反相器必須工作在電壓傳輸特性的轉折區。電路中的負反饋會使電路產生振蕩的條件：利用門電路的傳輸延遲時間將奇數個反相器首尾相接。14. 在教材P477圖10.4.1給出的對稱式多諧振蕩器電路中，若RF1= RF2=1k ，C1=C2=0.1F ，G1和G2為74LS04（六反相器）中的兩個反相器，G1和G2的VOH=3.4V ， VTH=1.1V ，VIK=-1.5V ，R1=20k ，求電路的振蕩頻率。 解： 其中 故得到振蕩頻率為 15. 在教材P477圖10.4.1給出的對稱式多諧振蕩器電路中，試判斷為提高振蕩頻率所采取的下列措施哪些是對的，哪

35、些是錯的。如果是對的，在（ ）內打；如果是錯的，在（ ）內打×：（1）加大電容C（C1=C2=C）的電容量（ × ）； （2）減小電阻R（RF1=RF2=R）的阻值（ ）； （3）提高電源電壓（ × ）。16. 圖P10-16是由五個同樣的與非門接成的環形振蕩器。今測得輸出信號的重復頻率為10MHz，試求每個門的平均傳輸延遲時間。假定所有與非門的傳輸延遲時間相同，而且tPHL=tPLH=tpd。 解： 17在教材P487圖10.4.17給出的脈沖占空比可調的多諧振蕩器電路中，已知CMOS集成施密特觸發器的電源電壓VDD15V，VT+=9V，VT-4V，試問： (1

36、) 為了得到占空比為q50的輸出脈沖，R1與R2 的比值應取多少？(2) 若給定R1=3k ， R2=8.2k ，C=0.05F ，電路的振蕩頻率為多少？輸出脈沖的占空比又是多少？解：（1） （2） 18為什么石英晶體能穩定振蕩器的振蕩頻率？答：當在多諧振蕩器電路中接入石英晶體時，振蕩器的振蕩頻率將取決于石英晶體的固有諧振頻率f0，而與外接電阻、電容無關。固有諧振頻率由石英晶體的結晶方向和外形尺寸決定。所以，頻率穩定度極高，石英晶體振蕩器的頻率穩定度能達到10-1010-11。19在555定時器電路中，改變控制電壓輸入端VCO的電壓，可以改變。 閾值端TH、觸發端TR的電平； 555定時器電路

37、輸出的高、低電平； 放電三極管TD的導通與截止電平； 置零輸入端RD的置零電平。答：在555定時器電路中，改變控制電壓輸入端VCO的電壓，可以改變。20施密特觸發器具有。 一個穩定狀態； 兩個穩定狀態； 多個穩定狀態； 沒有穩定狀態答：施密特觸發器具有。21欲將輸入的不規則波形轉換為脈沖寬度和幅度都相等的矩形波可選用。 施密特觸發器； 多諧振蕩器； 單穩態觸發器； 數據選擇器答：欲將輸入的不規則波形轉換為脈沖寬度和幅度都相等的矩形波可選用。22可以用做延時的電路是。 譯碼器； 多諧振蕩器； 施密特觸發器； 單穩態觸發器答：可以用做延時的電路是。23555定時器接成單穩態觸發器，為改變輸出脈沖寬

38、度，可以改變。 電阻R ； 電容C ； 電源電壓VDD ； 控制電壓輸入端的接法 ； 輸入信號的脈沖寬度。答：555定時器接成單穩態觸發器，為改變輸出脈沖寬度，可以改變。24555定時器接成的多諧振蕩器時，為使輸出波形的周期T增加，可以。 增大R1 ； 增大R2 ； 增大C ； 增加電源電壓 ； 增加控制電壓輸入端的電壓。答：555定時器接成的多諧振蕩器時，為使輸出波形的周期T增加，可以。實際是改變了比較器的基準電壓，即改變了電容器的充放電起始值和轉換值。25在圖10.5.2（教材P492）用555定時器接成的施密特觸發器電路中，用什么方法能調節回差電壓的大小？ 答：電源電壓或外接控制電壓改變

39、時，可以改變回差電壓的大小。26在圖10.5.4（教材P493）用555定時器接成的單穩態觸發器電路中，若觸發脈沖寬度大于單穩態持續時間，電路能否正常工作？如果不能，則電路應做何修改？ 答：若觸發脈沖寬度大于單穩態持續時間后，輸出脈沖寬度將等于觸發脈沖的低電平持續時間，而不再取決于電路本身的參數，電路不能正常工作。因此，出現這種情況時，輸入端一定要加微分電路。27在圖10.5.4（教材P493）用555定時器接成的單穩態觸發器電路中，對觸發脈沖的幅度有什么要求？答：當輸入信號vI發生負跳變時，負脈沖電壓應低于555定時器內比較器C2的基準電壓VR2 ，才能使定時器的輸出vO變成高電平，電路進入

40、暫穩態。28 在圖10.5.6（教材P495）用555定時器接成的多諧振蕩器電路中，如果用vO端代替vO端接到R2C電路輸入端，去掉R1，電路能否正常工作？答：電路不能正常工作。因為去掉R1，就斷開了電源經R1對電容C的充電通路，振蕩器無法形成振蕩。若R1存在，電路可以振蕩，但會使vO端的負載加重，vO波形變差。29. 圖P10-29是由555定時器構成的施密特觸發器電路。(1) 在圖P10-29(a)中，當VDD15V時，沒有外接控制電壓，求VT+、VT- 及VT各為多少？(2) 在圖P10-29(b)中，當VDD9V時，外接控制電壓VCO5V，求VT+、VT-及VT各為多 少？ 圖P10-

41、29 解：（1）當VDD15V時，（2）當VCO5V時， 30. 圖P10-30是用555定時器組成的開機延時電路。若給定C=25F，R=91k，VCC12V，試計算常閉開關S斷開以后經過多長的延遲時間vO才跳變為高電平。圖P10-30 解：31. 在圖P10-31所示由555定時器構成的多諧振蕩器中，若R1=R2=5.1 k ，C0.01F， VCC12V。試求脈沖寬度tW、振蕩周期T、振蕩頻率f 、占空比q 。圖P10-31解：習題答案第十一章 數模和模數轉換1. 在教材P508圖11.2.1所示的權電阻網絡D/A轉換器中，若取VREF=5V，試求當輸入數字量為d3d2d1d0=0101時

42、輸出電壓的大小。解：2. 在權電阻D/A轉換器中，若n6，并選MSB權電阻R5=10 k，試選取其它各位權電阻。 解：根據已知條件可得出 3. n位權電阻D/A轉換器如圖P11-3所示。（1）試推導輸出電壓vO與輸入數字量之間的關系式；（2）如n8，VREF=10V，當時，如輸入數字量為（20）H，試求輸出電壓值。圖P11-3 解：（1） （2）十六進制數（20）H=（0010 0000）2 4. 在教材P510圖11.2.3所示的倒T形電阻網絡D/A轉換器中，已知VREF=-8V，試計算當d3、d2、d1、d0每一位輸入代碼分別為1時在輸出端所產生的模擬電壓值。 解： 5. 在教材P511圖

43、11.2.5所示的倒T形電阻網絡D/A轉換器中，給定VREF=5V，試計算（1）輸入數字量的d9d0每一位為1時在輸出端所產生的模擬電壓值。（2）輸入為全1、全0和1000000000時對應的輸出電壓值。 解：（1）根據 可求得d9d0每一位為1時在輸出端所產生的模擬電壓值分別為：-2.5V，-1.25V，-0.625V，-0.313V，-0.156V，-78.13mV，-39.06mV，-19.53mV，-9.77mV，-4.88mV。（2）輸入為全1、全0和1000000000時對應的輸出電壓值分別為：-4.995V，0V，-2.5V。6. 在教材P511圖11.2.5由CB7520所組成

44、的D/A轉換器中，已知VREF=-10V，試計算當輸入數字量從全0變到全1時輸出電壓的變化范圍。如果想把輸出電壓的變化范圍縮小一半，可以采取哪些方法？ 解：由 當D=0時，vO=0V；當（全1）時，vO=9.99V。 如果想把輸出電壓的變化范圍縮小一半，可以將VREF的絕對值減小一半。也可以將求和放大器的放大倍數減小一半。此時，不能再用芯片內置反饋電阻R，而應外接一個大小等于R/2的反饋電阻。7. 某10位倒T型電阻網絡D/A轉換器如圖P11-7所示，當R=Rf時：（1）試求輸出電壓的取值范圍。（2）若要求電路輸入數字量為（200）H時輸出電壓vO=5V，試問VREF應取何值?圖P11-7 解

45、：（1） （2）十六進制數（200）H=（10 0000 0000）2 由所以VREF= -10V8. 某一倒T型電阻網絡D/A轉換器，它的n10，VREF= -5V，要求輸出電壓vO=4V，試問輸入二進制數應為多少？為獲得20V的輸出電壓，有人說，在其它條件不變的情況下，增加D/A轉換器的位數即可，你認為正確嗎？ 解：（二進制數） 對應的十進制數 將819轉換為二進制數819=（1100110011）2 要獲得20V的輸出電壓，只能提高基準電壓，增加轉換器位數只能提高精度和分辨率，且vO最大只能接近VREF值，不可能超過VREF值。9. 某一倒T型電阻網絡D/A轉換器中，若n10，d9=d7

46、=1，其余位為0，在輸出端測得電壓vO=3.125V，問該D/A轉換器的基準電壓VREF=？ 解：d9=d7=1，其余位為0所對應的數為10 1000 0000=512+128=640 所以10D/A轉換器，其最小分辨電壓VLSB5mV，最大滿刻度輸出模擬電壓VFSRl0V，求該轉換器輸入二進制數字量的位數。 解：由分辨率公式得出11. 在10位二進制數D/A轉換器中，已知其最大滿刻度輸出模擬電壓VFSR5V，求最小分辨電壓VLSB和分辨率。 解：由得出 分辨率為12在要求A/D轉換器的轉換時間小于1s 、小于100s和小于0.1s三種情況，應各選擇哪種類型的A/D轉換器？ 答：1s并聯比較型

47、A/D轉換器；100s逐次漸進型A/D轉換器；0.1s間接A/D轉換器（如雙積分型）。13如果要將一個最大幅值為5.1V的模擬信號轉換為數字信號，要求能分辨出5mV的輸入信號的變化，試問應選用幾位的A/D轉換器。 解：位14如果輸入電壓的最高次諧波頻率fi(max)=100kHz，請選擇取樣周期Ts，并計算最小取樣頻率fs。應該選擇哪種類型的A/D轉換器？解：根據取樣定理可得取樣周期 故可以選擇逐次漸進型A/D轉換器最小取樣頻率為 15如果將圖11.3.7（教材P530）所示并聯比較型A/D轉換器輸出的數字量增加至8位，并采用圖11.3.3（b）（教材P526）所示的量化電平劃分方法即：四舍五入法，試問最大的量化誤差是多少？在保證VREF變化時引起的誤差的條件下，VREF的相對穩定度（VREF/VREF）應為多少？解：量化單位為最大量化誤差 因為VREF在最高位比較器的基準電壓上引起的誤差最大，所以應保證這個誤差小于 ，故得到 16在圖11.3.8（教材P532）給出的計數式A/D