1、一、時序電路的特點一、時序電路的特點1. 邏輯功能特點邏輯功能特點 任何時刻電路的任何時刻電路的輸出，不僅和該時刻輸出，不僅和該時刻的輸入信號有關，而的輸入信號有關，而且還取決于電路原來且還取決于電路原來的狀態。的狀態。2. 電路組成特點電路組成特點(1) 與時間因素與時間因素 (CP) 有關；有關；(2) 含有記憶性的元件含有記憶性的元件( (觸發器觸發器) )。組合邏輯組合邏輯電電 路路存儲電路存儲電路x1xiy1yjw1wkq1ql輸輸入入輸輸出出二、時序電路邏輯功能表示方法二、時序電路邏輯功能表示方法1. 邏輯表達式邏輯表達式(1) 輸出方程輸出方程)(),( )(nnntQtXFtY

2、 (3) 狀態方程狀態方程)(),( )(1nnntQtWHtQ (2) 驅動方程驅動方程)(),( )(nnntQtXGtW 2. 狀態表、卡諾圖、狀態圖和時序圖狀態表、卡諾圖、狀態圖和時序圖組合邏輯組合邏輯電電 路路存儲電路存儲電路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP三、時序邏輯電路分類三、時序邏輯電路分類1. 按邏輯功能劃分：按邏輯功能劃分： 計數器、寄存器、讀計數器、寄存器、讀/寫存儲器、寫存儲器、順序脈沖發生器等。順序脈沖發生器等。2. 按時鐘控制方式劃分：按時鐘控制方式劃分：同步時序電路同步時序電路觸發器共用一個時鐘觸發器共用一個時鐘 CP，

3、要更新，要更新狀態的觸發器同時翻轉。狀態的觸發器同時翻轉。異步時序電路異步時序電路電路中所有觸發器沒有共用一個電路中所有觸發器沒有共用一個 CP。3. 按輸出信號的特性劃分：按輸出信號的特性劃分：)( )(nntQFtY )(),( )(nnntQtXFtY 存儲存儲電路電路Y(tn)輸出輸出WQX(tn)輸入輸入組合組合電路電路CPY(tn)輸出輸出CPX(tn)輸入輸入存儲存儲電路電路組合組合電路電路組合組合電路電路5.1.1 時序電路的基本分析方法時序電路的基本分析方法一、一、 分析的一般步驟分析的一般步驟時序電路時序電路時鐘方程時鐘方程驅動方程驅動方程狀態表狀態表狀態圖狀態圖時序圖時序

4、圖CP觸觸發發沿沿特性方程特性方程輸出方程輸出方程狀態方程狀態方程計算計算二、二、 分析舉例分析舉例時鐘方程時鐘方程CPCPCPCP 210輸出方程輸出方程nnnQQQY012 驅動方程驅動方程nnQK,QJ2020 nnQK,QJ0101 nnQK,QJ1212 狀態方程狀態方程特性方程特性方程nnnnnnQQQQQQ2020210 nnnnnnQQQQQQ0101011 nnnnnnQQQQQQ1212112 例例 5.1.1 解解 1J1KC10Q0Q1J1KC11J1KC11Q2Q1Q2Q&FF1FF0FF2CPY方法方法1nnQQ210 nnQQ011 nnQQ112 nnnQQQY

5、012 CP Q2 Q1 Q0 Y0123450120 0 010 0 110 1 111 1 111 1 0101 0 00 1 011 0 110 1 01000001/1011/1111/1110/1100/1/0有效狀態和有效循環有效狀態和有效循環010101/1/1無效狀態和無效循環無效狀態和無效循環能否自啟動能否自啟動?能自啟動：能自啟動： 存在無效狀態，但沒有存在無效狀態，但沒有形成循環。形成循環。不能自啟動：不能自啟動： 無效狀態形成循環。無效狀態形成循環。方法方法2 利用卡諾圖求狀態圖利用卡諾圖求狀態圖nnQQ210 nnQQ011 nnQQ112 11001100Q2n+1

6、Q2nQ1nQ0n0100 01 11 1001100110Q1n+1Q2nQ1nQ0n0100 01 11 10 00001111Q0n+1Q2nQ1nQ0n0100 01 11 00Q2n+1 Q1n+1 Q0n+1Q1nQ0nQ2n0100 01 11 10001 011111101000 010 110100000 001 011111 110 100010 101 000001/1011/1111/1110/1100/1/01 2 3 4 5 6CPCP下降沿觸發下降沿觸發Q2Q1Q0000001011111110100000Y5.1.2 時序電路的基本設計方法時序電路的基本設計方法

7、1. 設計的一般步驟設計的一般步驟時序邏輯時序邏輯問題問題邏輯邏輯抽象抽象狀態轉換狀態轉換圖（表）圖（表）狀態狀態化簡化簡最簡狀態最簡狀態轉換圖（表）轉換圖（表）電路方程式電路方程式（狀態方程）（狀態方程）求出求出驅動方程驅動方程選定觸發選定觸發器的類型器的類型邏輯邏輯電路圖電路圖檢查能否檢查能否自啟動自啟動2. 設計舉例設計舉例按如下狀態圖設計時序電路。按如下狀態圖設計時序電路。000/0/0/0/0/0001010011100101/1nnnQQQ012 解解 已給出最簡狀態圖，若用同步方式：已給出最簡狀態圖，若用同步方式：00 01 11 1001 nQ2nnQQ01Y000001 02

8、QQY 為方便，略去為方便，略去右上角右上角 標標n。00 01 11 1001 nQ2nnQQ0110 nQ101010 010QQn 11 nQ0100101211QQQQQQn 12 nQ0011020112QQQQQn 例例 5.1.2 010QQn 0101211QQQQQQn 020112QQQQQn 選用選用 JK 觸發器觸發器100 KJ01021 , QKQQJ 約束項約束項022201)(QQQQQQ 02201201QQQQQQQQ 02201QQQQQ CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&110111000能能自啟動自啟動/0/10201

9、2 QK,QQJ 1/1 例例 5.1.3 設計設計 一個串行數據檢測電路，要求輸入一個串行數據檢測電路，要求輸入3 或或 3 個以上數據個以上數據1時輸出為時輸出為 1，否則為，否則為 0。 解解 S0 原始狀態原始狀態(0)S1 輸入輸入1個個1S2 連續輸入連續輸入 2 個個 1S3 連續輸入連續輸入 3 或或 3 個以上個以上 1S0S1S2S3X 輸入數據輸入數據Y 輸出入數據輸出入數據0/01/00/01/00/00/01/1S0S1S20/01/00/01/00/01/10/00/0S0S1S20/01/00/01/00/01/1M = 3，取取 n = 2S0 = 00S1 =

10、 01S2 = 110001110/01/00/01/00/01/1選選 JK ( ) 觸發器觸發器, ,同步同步方式方式Q1nQ0nX0100 01 11 10Y000001 nXQY1 Q11nnXQQ011 Q21XQn 10nnXQQ011 nnnnQXQQXQ1010 nnQXQ01 約束項約束項nnnQXQXQ101 XQn 10nnQXXQ00 nXQJ01 XK 1XJ 0XK 0nXQY1 &CPX1Y1J1KC1FF0Q0無效狀態無效狀態 10000010000/01111 111/1能自啟動能自啟動Q11KC1FF1&1J5.2.1 計數器的特點和分類計數器的特點和分類一

11、、計數器的功能及應用一、計數器的功能及應用1. 功能：功能： 對時鐘脈沖對時鐘脈沖 CP 計數。計數。2. 應用：應用：分頻、定時、產生節拍脈沖和脈沖分頻、定時、產生節拍脈沖和脈沖序列、進行數字運算等。序列、進行數字運算等。二、計數器的特點二、計數器的特點1. 輸入信號：輸入信號：計數脈沖計數脈沖 CPMoore 型型2. 主要組成單元：主要組成單元： 時鐘觸發器時鐘觸發器三、三、 計數器的分類計數器的分類按數制分：按數制分：二進制計數器二進制計數器十進制計數器十進制計數器N 進制進制( (任意進制任意進制) )計數器計數器按計數按計數方式分：方式分：加法計數器加法計數器減法計數器減法計數器可

12、逆計數可逆計數 (Up-Down Counter)按觸發器翻轉按觸發器翻轉是否同時分：是否同時分：同步計數器同步計數器 (Synchronous )異步計數器異步計數器 (Asynchronous )按開關按開關元件分：元件分：TTL 計數器計數器CMOS 計數器計數器計數器計數器計數容量計數容量、長度長度或或模模的概念的概念 計數器能夠記憶輸入脈沖的數目，即電路的有效計數器能夠記憶輸入脈沖的數目，即電路的有效狀態數狀態數 。3 位二進制同步加法計數器：位二進制同步加法計數器：823 M00001111/14 位二進制同步加法計數器：位二進制同步加法計數器：000111/11624 Mn 位二

13、進制同步加法計數器：位二進制同步加法計數器：nM2 一、二進制同步計數器一、二進制同步計數器1. 3位位二進制同步加法計數器二進制同步加法計數器(1) 結構示意框圖與狀態圖結構示意框圖與狀態圖三位二進制同步三位二進制同步加法計數器加法計數器CPCarry輸入計數脈沖輸入計數脈沖送給高位的進位信號送給高位的進位信號000001/0010/0011/0100/0101/0110/0111/0/1FF2、FF1、FF0Q2、Q1、Q0設計方法一：設計方法一：按前述設計步驟進行按前述設計步驟進行 （P297 299）設計方法二：設計方法二：按計數規律進行級聯按計數規律進行級聯 CPQ2Q1Q0C012

14、3456780 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0000000010C = Q2n Q1n Q0n來一個來一個CP翻轉一次翻轉一次J0= K0 = 1當當Q0=1，CP到來即翻轉到來即翻轉J1= K1 = Q0當當Q1Q0=1，CP到來即翻轉到來即翻轉J2= K2 = Q1Q0= T0= T1= T2(2) 分析和選擇觸發器分析和選擇觸發器J0= K0 =1J1= K1 = Q0J2= K2 = Q1Q0CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2串行進位串行進位觸發器觸發器負載均勻負載均勻CP1J

15、1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2并行進位并行進位低位觸發低位觸發器負載重器負載重(3) 用用T 型觸發器構成的邏輯電路圖型觸發器構成的邏輯電路圖(5) n 位二進制同步加法計數器級聯規律：位二進制同步加法計數器級聯規律： -100121 ijnjnnniniiQQQQQT(4) 用用T 型觸發器構成的邏輯電路圖型觸發器構成的邏輯電路圖CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q21&1&B = Q2n Q1n Q0nBorrow若用若用T 觸發器：觸發器：2. 二進制同步減法計數器二進制同步減法計數器CP

16、Q2Q1Q0B012345670 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000012FF FF FF、012 QQQ、 向高位發出的借位信號向高位發出的借位信號T0 = 1T1=Q0nT2= Q1n Q0n級聯規律：級聯規律： 1-00121 ijnjnnniniiQQQQQTCP1J1KC1FF011J1KC1FF11J1KC1FF1&BQ0Q1Q2Q0Q1Q23. 3 位位二進制同步可逆計數器二進制同步可逆計數器(1) 單時鐘輸入二進制同步可逆計數器單時鐘輸入二進制同步可逆計數器加加/ /減減控制端控制端 0/ DU加計數加計數T0 = 1、

17、T1= Q0n、 T2 = Q1nQ0n /012nnnQQQBC 1/ DU減計數減計數T0 = 1、T1= Q0n、 T2= Q1nQ0nnnnQQQBC012 / CPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U / D 1&1&1&1C/B(2) 雙時鐘輸入二進制同步可逆計數器雙時鐘輸入二進制同步可逆計數器加計數脈沖加計數脈沖減計數脈沖減計數脈沖CP0= CPU+ CPD CP1= CPU Q0n + CPD Q0n CP2= CPU Q1n Q0n + CPD Q1n Q0nCPU 和和CPD 互相排斥互相排斥CPU = CP，CPD= 0CPD

18、= CP，CPU= 0CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPD4. 集成二進制同步計數器集成二進制同步計數器(1) 集成集成 4 位二進制同步加法計數器位二進制同步加法計數器1 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地引腳排列圖引腳排列圖邏輯功能示意圖邏輯功能示意圖Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR = 0Q3 Q0

19、 = 0000同步同步并行置數并行置數CR=1，LD=0，CP 異步異步清零清零Q3 Q0 = D3 D0 1) 74LS161 和和 74LS16374161的狀態表的狀態表74163 輸輸 入入 輸輸 出出 注注CR LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 計計 數數 保保 持持 保保 持持 0清零清零置數置數CR = 1, LD = 1, CP，CTP = CTT = 1 二進制同步加法計數二進制同步加法計數C

20、TPCTT = 0CR = 1，LD = 1，保持保持若 CTT = 0CO = 0若 CTT = 1nnnnQQQQCO0123 2) CC4520VDD 2CR 2Q32Q22Q12Q02EN2CP1CP1EN1Q0 1Q1 1Q1Q31CR VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9Q0 Q1 Q2 Q3EN CP CR21使能端使能端也可作也可作計數脈計數脈沖輸入沖輸入計數脈計數脈沖輸入沖輸入也可作也可作使能端使能端異異步步清清零零 輸輸 入入 輸輸 出出CR EN CPQ3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 0 0 0 0

21、 1 0 0 0 0加加 計計 數數加加 計計 數數 保保 持持 保保 持持 (2) 集成集成 4 位二進制同步可逆計數器位二進制同步可逆計數器1) 74191（單時鐘）（單時鐘）Q0 Q1 Q2 Q3U/DLDCO/BOCPCTD0 D1 D2 D3RC加計數時加計數時CO/BO= Q3nQ2nQ1nQ0n并行異并行異步置數步置數減計數時減計數時CO/BO= Q3nQ2nQ1nQ0nCT = 1,CO/BO = 1時，時，CPRC CTBOCOCPRC /1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 C

22、P RC CO/BO LD D2 D3LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0加加 法法 計計 數數 減減 法法 計計 數數 保保 持持 1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D32) 74193( (雙時鐘雙時鐘) )COQ0 Q1 Q2 Q3LDCPUCRD0 D1 D2 D3BOCPDCR LD CPU CPD D3 D2

23、D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1注注 1 0 0 d3 d2 d1 d0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 d3 d2 d1 d0 加加 法法 計計 數數 減減 法法 計計 數數 保保 持持異步異步清零清零異步異步置數置數BO =CO=11. 二進制異步加法計數器二進制異步加法計數器CPQ0Q1Q2CP0 = CPCP1 = Q0CP2 = Q1用用T 觸發器觸發器 (J = K = 1)下降沿下降沿觸發觸發C = Q2n Q1n Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行并行進位進位若采

24、用若采用上升沿上升沿觸發的觸發的 T 觸發器觸發器CP0= CPCP1=Q0CP2=Q1D 觸發器構成的觸發器構成的 T 觸發器觸發器 ( D = Q )， 下降沿下降沿觸發觸發若改用若改用上升沿上升沿觸發的觸發的 D 觸發器觸發器？Q0Q1FF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0Q0Q1FF1FF2C11DC11DQ2FF0C11DQ1Q2&Q02. 二進制異步減法計數器二進制異步減法計數器CPQ2Q1Q00123456780 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0用用T 觸發器觸發器 (J = K = 1) 上升沿觸發上升

25、沿觸發CP0= CPCP1= Q0CP2= Q1B = Q2n Q1n Q0n二進制異步計數器級間連接規律二進制異步計數器級間連接規律計數規律計數規律T 觸發器的觸發沿觸發器的觸發沿上升沿上升沿下降沿下降沿加法計數加法計數CPi = Qi-1CPi = Qi-1減法計數減法計數CPi = Qi-1CPi = Qi-11Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&1 2 3 4 5 6 714 13 12 11 10 9 8CT/LD Q2 D2 D0 Q0 CP1 地地VCC CR Q3 D3 D1 Q1 CP0Q0 Q1 Q2 Q3CRCP1D0

26、 D1 D2 D3CP0CT/LD3. 集成二進制異步計數器集成二進制異步計數器74197、74LS197計數計數/ /置數置數異步清零異步清零0 CR000030 QQ異步置數異步置數 1 CR0/ LDCT 3030DDQQ 加法計數加法計數 1 CR1/ LDCT二二 八八 十六進制計數十六進制計數二二-八八-十六進制計數器的實現十六進制計數器的實現M = 2CPCP 0計數輸出：計數輸出：0QM = 8CPCP 1計數輸出：計數輸出：1 23 QQQQ1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M = 160

27、10,QCPCPCP 計數輸出：計數輸出：0 1 23QQQQ其它：其它：74177、74LS177、74293、74LS293 等。等。301,QCPCPCP 1 2 30QQQQ（8421BCD 碼）碼）1. 十進制同步加法計數器十進制同步加法計數器0123QQQQ00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/100000000Q3nQ2nQ1nQ0n00 01 11 10 10 0001 11 10CCPCPCPCPCP 3210 nnQQC03 Q1nQ0nQ3nQ2n 00 01 11 100001 11 10Q

28、3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 10 1 0 11 0 0 1 0 0 0 00 0 1 00 1 1 00 1 0 01 0 0 00 0 1 10 1 1 1 nnQQ010 nnnnnnQQQQQQ0101311 nnnnnnnnQQQQQQQQ021201212 nnnnnnQQQQQQ0301213 狀態方程狀態方程選擇選擇下降沿下降沿、JK 觸發器觸發器驅動方程驅動方程J0 = K0 = 1,J1= Q3nQ0n, K1= Q0J2 = K2 = Q1nQ0nJ3 = Q2nQ1nQ0n , K3 = Q0n 邏輯圖邏輯圖CP1KC1FF2&1JC1J1K

29、C1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q3檢查能否自啟動檢查能否自啟動將無效狀態將無效狀態1010 1111代入狀態方程：代入狀態方程：1010 1011 01001110 1111 10001100 1011 0100能自啟動能自啟動nnQQC03 2. 十進制同步減法計數器十進制同步減法計數器00001001/11000/00111/00110/00101/00100/0001100100001/0/0/0/0(略略)3. 十進制同步可逆計數器十進制同步可逆計數器(略略)4. 集成十進制同步計數器集成十進制同步計數器74160、741621 2 3 4 5

30、 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地(引腳排列與引腳排列與74161相同相同)0 CR(74162 同步清零同步清零) 1 CR0 LD CP1 LDCR1PT CTCTnnQQCO03 nnQQCTCO03T 0PT CTCT1T CT進位信號保持進位信號保持0T CT進位輸出低電平進位輸出低電平(1) 集成十進制同步加法計數器集成十進制同步加法計數器(2) 集成十進制同步可逆計數器集成十進制同步可逆計數器1) 74190 (單時鐘，引腳與單時鐘，引腳與74191相同相同)0

31、 LD 3030DDQQ 1 LD0 CT 0/ DU加法計數加法計數1/ DU減法計數減法計數nnQQBOCO03/ nnnnQQQQBOCO0123 / 1 LD1 CT1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D32) 74192 (雙時鐘，引腳與雙時鐘，引腳與74193相同相同)1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D31 CR0

32、 LD 3030DDQQ 0 CR1 LD0 CR1 DUCP,CP加法計數加法計數1 UDCP,CPnnUQQCPCO03 減法計數減法計數nnnnDQQQQCPBO0123 1 LD0 CR 1 DUCPCP1 2 3 4 5 6 714 13 12 11 10 9 8S9A S9B Q2 Q1 地地VCC R0B R0A CP1 CP0Q0 Q33. 集成十進制異步計數器集成十進制異步計數器S9A S9BQ0 Q1 Q2 Q3R0B R0AM1=2M1 = 5CP0CP11 10 0 0 01 11 0 0 1M = 2CPCP 00QM = 5CPCP 11 23 QQQM = 10C

33、P010,QCPCPCP 01 23 QQQQ301,QCPCPCP 1 230QQQQCPCPCP同步置數同步置數異步異步清零清零六六進制進制計數器計數器七七進制進制計數器計數器方法方法用觸發器和門電路設計用觸發器和門電路設計用集成計數器構成用集成計數器構成)102(4 MM或或清零端清零端置數端置數端(同步、異步同步、異步) 例例 利用利用EWB觀察同步和異步歸零的區別。觀察同步和異步歸零的區別。一、利用同步清零或置數端獲得一、利用同步清零或置數端獲得 N 進制計數進制計數當當 M 進制計數到進制計數到 SN 1 后使計數回到后使計數回到 S0 狀態狀態2. 求歸零邏輯表達式；求歸零邏輯表

34、達式；1. 寫出狀態寫出狀態 SN 1 的二進制代碼；的二進制代碼；3. 畫連線圖。畫連線圖。 例例5.2.1 用用4位二進制計數器位二進制計數器 74163 構成構成十二進制十二進制計數器。計數器。解：解：1. 013QQQCR 111SSN 013QQQLD 或或= 10112. 歸零表達式：歸零表達式：3. 連線圖連線圖Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR1&同步清零同步清零同步置零同步置零二、利用異步清零或置數端獲得二、利用異步清零或置數端獲得 N 進制計數進制計數 當計數到當計數到 SN 時，立即產生清零或置數信號，時，立即產生清零或置數信號， 使

35、返回使返回 S0 狀態。狀態。（瞬間即逝）（瞬間即逝）1. 寫出狀態寫出狀態 SN 的二進制代碼；的二進制代碼；2. 求歸零邏輯表達式；求歸零邏輯表達式；3. 畫連線圖。畫連線圖。 例例5.2.2 用二用二-八八-十六進制異步計數器十六進制異步計數器197構成構成12進制計數器。進制計數器。110012 S23QQCR 23QQLD 或或Q0 Q1 Q2 Q3CP0D0 D1 D2 D3CRCP1LDCT/&狀態狀態S12的作用：的作用：產生歸零信號產生歸零信號異步清零異步清零異步置零異步置零用置數法將74160接成六進指計數器用置數法將74160接成六進制計數器用置零法將74160接成六進制

36、計數器用置零法將74160接成六進制計數器三、三、 計數容量的擴展計數容量的擴展1. 集成計數器的級聯集成計數器的級聯 Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16 = 256 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q31 2 4 810 20 40 8010 10 = 1002. 利

37、用級聯獲得大容量利用級聯獲得大容量 N 進制計數器進制計數器1) 級聯級聯 N1 和和 N2 進制計數器，容量擴展為進制計數器，容量擴展為 N1 N2N1進制進制計數器計數器N2進制進制計數器計數器CP進位進位CCP 例例 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3N1= 10N2 = 6個位芯片應逢十進一個位芯片應逢十進一2) 用用歸零法歸零法或或置數法置數法獲得大容量的獲得大容量的 N 進制計數器進制計數器 例例 試分別用試分別用 74161 和和 74162

38、 接成六十進制計數器。接成六十進制計數器。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO0用用 產生產生信號：信號：) 111100 (60 SSN用用 產生產生信號：信號：) 111011 (591 SSN&11&先用兩片先用兩片74161構成構成 256 進制計數器進制計數器74162 。再用歸零法將再用歸零法將M = 100改為改為N = 60進制計數器，進制計數器，即用即用SN1產生產生同步同步清零、置數信號。清零、置數信號。BCD

39、591 1001 0101）（ SSN先用兩片先用兩片74162構成構成 10 10 進制計數器，進制計數器，Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO011&111. 清零清零( (或置數或置數) )端計數終值為端計數終值為 清零清零( (或置數或置數) )端計數終值為端計數終值為 2. 用集成用集成 計數器擴展容量后，計數器擴展容量后， 終值終值 SN ( (或或 SN1 ) )是是；用集成用集成計數器擴展容量后，計數器擴展容量后，

40、終值終值 SN ( (或或SN1 ) )的代碼由個位、十位、的代碼由個位、十位、百位的百位的對應的對應的 構成。構成。5.3 (Register and Random Access Memory)5.3.1 寄存器的主要特點和分類寄存器的主要特點和分類一、一、 概念和特點概念和特點1. 概念概念寄存：寄存：把二進制數據或代碼暫時存儲起來。把二進制數據或代碼暫時存儲起來。寄存器：寄存器： 具有寄存功能的電路。具有寄存功能的電路。2. 特點特點 主要由觸發主要由觸發器構成器構成,一般不一般不對存儲內容進對存儲內容進行處理。行處理。并行并行輸入輸入并行并行輸出輸出FF0 FF1 FFn1D0 D1

41、Dn1 Q0 Q1 Qn1 串行串行輸入輸入串行串行輸出輸出二、二、 分類分類1. 按按功能功能分分基本寄存器基本寄存器移位寄存器移位寄存器( (并入并出并入并出) )( (并入并出、并入串出、并入并出、并入串出、 串入并出、串入串出串入并出、串入串出) )2. 按按開關元件開關元件分分TTL 寄存器寄存器CMOS 寄存器寄存器基本寄存器基本寄存器移位寄存器移位寄存器多位多位 D 型觸發器型觸發器鎖存器鎖存器寄存器陣列寄存器陣列單向移位寄存器單向移位寄存器雙向移位寄存器雙向移位寄存器基本寄存器基本寄存器移位寄存器移位寄存器( (多位多位 D 型觸發器型觸發器) )( (同同 TTL) )5.3

42、.2 基本寄存器基本寄存器 一個觸發器可以存儲一個觸發器可以存儲 位二進制信號；寄存位二進制信號；寄存 n 位位二進制數碼，需要二進制數碼，需要 個觸發器。個觸發器。1 n一、一、4 邊沿邊沿 D 觸發器觸發器 (74175、74LS175)C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q2C11DD3Q3Q3RDRDRDFF0FF1FF2FF311CR異步清零異步清零00000同步送數同步送數1d0d1d2d3 特點：特點：并入并出，結構簡單，抗干擾能力強。并入并出，結構簡單，抗干擾能力強。二二 、雙、雙 4 位鎖存器位鎖存器 (74116)(一一) 引腳排列圖和邏輯功能示意圖

43、引腳排列圖和邏輯功能示意圖Q0 Q1 Q2 Q3CRLEAD0 D1 D2 D3LEB21異步清零異步清零送數送數控制控制數碼并行輸入數碼并行輸入數碼并行輸出數碼并行輸出(二二) 邏輯功能邏輯功能清零清零0 CR送數送數00000123 QQQQ1 CR0BA LELE01230123ddddQQQQ 保持保持1 CR1BA LELE不變不變0123QQQQ三、三、 4 4 寄存器陣列寄存器陣列 (74170、74LS170)(一一) 引腳排列圖和邏輯功能示意圖引腳排列圖和邏輯功能示意圖Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1并行數碼輸入并行數碼輸入數數

44、 碼碼 輸輸 出出AW0、AW1 寫入地址碼寫入地址碼AR0、AR1 讀出地址碼讀出地址碼ENW 寫入時鐘脈沖寫入時鐘脈沖ENR 讀出時鐘脈沖讀出時鐘脈沖1 2 3 4 5 6 7 816 15 14 13 12 11 10 974170VCC D0 AW0 AW1 ENWENR Q0 Q1D1 D2 D3 AR1 AR0 Q3 Q2 地地(二二) 邏輯功能邏輯功能16個個D鎖存器鎖存器 構成存儲矩陣構成存儲矩陣能存放能存放4個字個字: W0、W1、W2、W3Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1FF00FF01FF02FF03FF10FF11FF12

45、FF13FF20FF21FF22FF23FF30FF31FF32FF330 0 0 10 0 0 1010 0 1 00 0 1 0100 1 0 00 1 0 0111 0 0 01 0 0 000 0 0 0 101 0 0 1 010 0 1 0 011 1 0 0 0特點特點: 能同時進行讀寫能同時進行讀寫; 集電極開路輸出集電極開路輸出每個字有每個字有4位：位：3330232013100300QQQQQQQQ、 5.3.3 移位寄存器移位寄存器一、單向移位寄存器一、單向移位寄存器右移寄存器右移寄存器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3時鐘方程時鐘方

46、程CPCPCPCPCP 3210驅動方程驅動方程nnniQDQDQDDD2312010 、狀態方程狀態方程nnnnnninQQQQQQDQ21311201110, Di000000001011100000000111100000001011000001101100000101000001000000100000左移寄存器左移寄存器Di左移左移輸入輸入左移左移輸出輸出驅動方程驅動方程innnDDQDQDQD 3322110、狀態方程狀態方程innnnnnnDQQQQQQQ主要特點：主要特點：1. 輸入數碼在輸入數碼在 CP 控制下，依次右移或左移；控制下，依次右移或左移

47、； 2. 寄存寄存 n 位二進制數碼。位二進制數碼。N 個個CP完成完成串行輸入串行輸入，并可，并可從從Q0 Q3 端獲得端獲得并行并行輸出，再經輸出，再經 n 個個CP又獲得又獲得串行輸出串行輸出。3. 若串行數據輸入端為若串行數據輸入端為 0，則，則 n 個個CP后寄存器被清零。后寄存器被清零。Q3Q0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF3二、雙向移位寄存器二、雙向移位寄存器( (自學自學) )三、集成移位寄存器三、集成移位寄存器1. 8 位單向移位寄存器位單向移位寄存器 74164DSA DSB Q0 Q1 Q2 Q3 地地1 2 3 4 5 6 714 13

48、12 11 10 9 8VCC Q7 Q6 Q5 Q4 CR CPQ7Q6Q5Q4Q3Q2Q1Q0CP CRDSA DSB異步異步清零清零0 0 0 0 0 0 0 0保持保持不變不變710SBSAQQQDDDS 送數送數2. 4 位雙向移位寄存器位雙向移位寄存器 74LS194CRCRDSLDSRCP74LS194Q0Q1Q2Q3M1M0D0D1D2D374LS194的狀態表 輸 入 輸 出CR M1 M0 DSR DSLCP D0 D1 D2 D3Q0n+1Q1n+1Q2n+1Q3n+1說 明 0 0 0 0 0 清 零 1 0 Q0n Q1n Q2n Q3n 保 持 1 1 1 d0 d

49、1 d2 d3 d0 d1 d2 d3并行輸入 1 0 1 1 1 Q0n Q1n Q2n 右移輸入1 1 0 1 0 0 Q0n Q1n Q2n 右移輸入0 1 1 0 1 Q1n Q2n Q3n 1左移輸入1 1 1 0 0 Q1n Q2n Q3n 0左移輸入0 1 0 0 Q0n Q1n Q2n Q3n 保 持5.3.4 移位寄存器型計數器移位寄存器型計數器結結構構示示意意圖圖Q0Q1Qn1C11DFF0C11DFF1C11DFFn1反饋邏輯電路反饋邏輯電路Dn1D0D1），（nnnnQQQFD1100 特點：特點：電路結構簡單，計數順序一般為非自然態序，電路結構簡單，計數順序一般為非自

50、然態序，用途極為廣泛。用途極為廣泛。一、環形計數器一、環形計數器1. 電路組成電路組成Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF32. 工作原理工作原理nnQD10 1000010000100001有效循環有效循環000011110101101011000110001110011101111001111011無無效效循循環環3. 能自啟動的環型計數器能自啟動的環型計數器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3&Q0Q1Q2Q32100QQQD 01QD 12QD 23QD 10 nQ11 nQ12 nQ13 nQ11100111001

51、11111110111000110100000010100001000001001101001011011二、扭環形計數器二、扭環形計數器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3nnQD10 有效循環有效循環無效循環無效循環克服自啟動電路：克服自啟動電路：P360 圖圖5.3.16三、最大長度移位寄存器型計數器三、最大長度移位寄存器型計數器 (略略)5.3.5 讀讀/寫存儲器寫存儲器 RAM(Random Access Memory)存儲單元存儲單元 存放一位二進制數的基本單元存放一位二進制數的基本單元( (即即位位) )。存儲容量存儲容量 存儲器含存儲單元的總

52、個存儲器含存儲單元的總個( (位位) )數。數。存儲容量存儲容量 = 字數（字數（word） 位數（位數（bit） 地址地址 存儲器中每一個字的編號存儲器中每一個字的編號256 1，256 4 一共有一共有 256 個字，需要個字，需要 256 個地址個地址1024 4，1024 8 一共有一共有 1024 個字，需要個字，需要 1024 個地址個地址地址譯碼地址譯碼 用譯碼器賦予每一個字一個地址用譯碼器賦予每一個字一個地址N 個地址輸入，能產生個地址輸入，能產生 2N 個地址個地址一元地址譯碼一元地址譯碼( (單向譯碼、基本譯碼、字譯碼單向譯碼、基本譯碼、字譯碼) )二元地址譯碼二元地址譯碼

53、( (雙向譯碼、位譯碼雙向譯碼、位譯碼) ) 行譯碼、列譯碼行譯碼、列譯碼一、一、RAM 的結構的結構存儲矩陣存儲矩陣讀讀/寫寫控制器控制器地地址址譯譯碼碼器器地地址址碼碼輸輸入入片選片選讀讀/ /寫寫控制控制輸入輸入/ /輸出輸出CS R / W I / O 例例 對對 256 4 存儲矩陣進行地址譯碼存儲矩陣進行地址譯碼一元地址譯碼一元地址譯碼D3D2D1D0W0W1W256譯譯碼碼器器0 0 1 11 0 1 00 1 1 1A0A1A710.0W11 0 1 0缺點缺點: n 位地址輸入的位地址輸入的譯碼器譯碼器,需要需要 2n 條條輸出線。輸出線。1 0 1 0二元地址譯碼二元地址譯

54、碼Y0Y1 Y15A0A1A2A3X0X1X15行行譯譯碼碼器器A4 A5 A6 A7列譯碼器列譯碼器Dout 8 位地址輸入的位地址輸入的地址譯碼器地址譯碼器,只有只有 32條輸出線。條輸出線。25 (32) 根行選擇線根行選擇線10 根地址線根地址線 2n (1024)個地址個地址25 (32)根列選擇線根列選擇線1024 個字排列成個字排列成 32 32 矩陣矩陣當當 X0 = 1，Y0 = 1 時，時，對對 0-0 單元單元讀讀( (寫寫) )當當X31 = 1，Y31 = 1時，時，對對 31-31 單元單元讀讀( (寫寫) ) 例例 1024 1 存儲器矩陣存儲器矩陣二、二、RAM

55、的存儲單元的存儲單元1. 靜態存儲單元靜態存儲單元基本工作原理：基本工作原理：DDSRQQ位位線線B位位線線B 門控管門控管控制觸發器與位線的連通控制觸發器與位線的連通截止截止截止截止 導通導通導通導通截止截止截止截止 01導通導通導通導通讀操作時讀操作時:QD QD 寫操作時寫操作時:QD DQ 門控管門控管控制位線與數據線的連通控制位線與數據線的連通1MOS管為管為簡化畫法簡化畫法六管六管 CMOS 存儲單元存儲單元VDDDDNP特點：特點： PMOS 作作 NMOS負載，功耗極小，可負載，功耗極小，可在交流電源斷電后在交流電源斷電后,靠靠電池保持存儲數據電池保持存儲數據.由六只MOS管組

56、成, 其中:T1,T2組成一個反相器; T3,T4組成另一個反相器;兩個反相器的輸入與輸出交叉相連,構成基本觸發器,作為存儲單元. T1導通, T3 截止,定義為0狀態; T1截止, T3導通,定義為1狀態. T5,T6叫門控管,其導通與截止受Xi的控制. T7,T8也是門控管,其導通與截止受Yj的控制. Xi叫字線, Yj叫位線. 六管CMOS存儲單元的電路圖VDDDD2. 動態動態MOS存儲單元存儲單元單管單管MOS存儲單元存儲單元T1CB位位線線字線字線C1X寫操作寫操作:字線為高電平字線為高電平 T1 導通導通若位線為高電平若位線為高電平( 1 )，則，則C1充電充電若位線為低電平若位

57、線為低電平( 0 )，則，則C1放電放電字線為高電平字線為高電平 T1 導通導通若若U1= “1”，則則C1向向CB放電使放電使UB= “1”若若U1= “0”，則則UB= “0”因因CBC1 ，在完成讀操作后，在完成讀操作后，UB=U1 C1 / （C1+ CB）很小）很小需要高靈敏度讀出器，每次讀出后需進行需要高靈敏度讀出器，每次讀出后需進行“刷新刷新”。門控管門控管三、三、RAM 容量的擴展容量的擴展1. 位擴展位擴展地址線、讀地址線、讀/寫控制線、片選線寫控制線、片選線并聯并聯輸入輸入/ 輸出輸出線分開使用線分開使用如：用如：用 8 片片 1024 1 位位 RAM 擴展為擴展為 10

58、24 8 位位 RAMI / O(0)A0A1 A9R/WCSI / O(1)A0A1A9 R/WCSI / O(7)A0A1A9 R/WCSA0A1.A9CSR / WI0I1I7D0 D7O0O1O7D0 D7 2. 字擴展字擴展四、四、RAM 芯片舉例芯片舉例123456789101112242322212019181716151413A7A6A5A4A3A2A1 A0D0D1D2GNDVDDA8A9WEOEA10CS D7D6D5D4D3片片 選選輸出使能輸出使能寫入控制寫入控制輸入輸入工作方式工作方式I / OCS OE WE A0 A10D0 D71 0 0 1 穩定穩定0 0 穩

59、定穩定低功耗維持低功耗維持讀讀寫寫高阻態高阻態輸出輸出輸入輸入順序脈沖順序脈沖分類分類計數型計數型移位型移位型1. 由四進制計數器由四進制計數器( JK 觸發器觸發器) 和譯碼器構成和譯碼器構成Y0CP1J1KC10Q0QFF01J1KC11Q1QFF1&11RDRD1CR&Y1Y2Y3nnQQ01nnQQ01nnQQ01nnQQ01nnQQ010 nnnnnnnQQQQQQQ10101011 CPQ0Q1Y0Y1Y2Y32. 由由 D 觸發器和譯碼器構成觸發器和譯碼器構成C11DQ0Q0RDC11DQ1Q1FF0FF1=1CRRD111Y0&Y1Y2Y3nnQDQ0010 nnnQQDQ10

60、111 結果與前同結果與前同防防止止競競爭爭冒冒險險nnnnQQQQ21010 nnQQ011 nnQQ112 nnQQ213 C11DQ0C11DQ1C11DQ2C11DQ3FF0FF1FF2FF3CRRRRR1 狀態圖同環型計數器，能狀態圖同環型計數器，能自啟動，只有自啟動，只有 4 個有效狀態，個有效狀態，但不需譯碼器。但不需譯碼器。(一一) 由環型計數器構成由環型計數器構成CPQ0Q1Q2Q3(二二) 由扭環型計數器構成由扭環型計數器構成（略）（略）D0D1D2D3LDCRCTTCTPQ0Q1Q2Q3CO74LS16374LS138STASTBSTCY0Y1Y2Y3Y4Y5Y6Y71D