1、基于CPLD/FPGA的AMI/HDB3編譯碼設計 姓名： 2班39號摘要：本設計重點介紹采用基于CPLD/FPGA的VHDL語言通過Quartus2軟件對AMI/HDB3碼進行編碼和譯碼的過程，讓我們了解基帶信號怎樣變換為AMI/HDB3的原理，并且AMI/HDB3碼又怎樣還原成基帶信號！并且通過波形仿真，和邏輯模塊的設計讓我們更加形象，細致的了解關于AMI/HDB3的碼型變換。關鍵詞：基帶信號，AMI/HDB3碼，雙極性歸零，破壞碼，正負極性，編碼，譯碼1 設計原理 （1），AMI是傳號交替反轉碼。其編碼規則是將二進制代碼“1”（傳號）交替的變換為傳輸碼的“+1”和“-1”，而“0”（空號

2、）保持不變。例如：消息代碼： 1 0 0 1 1 0 0 0 0 0 0 0 1 1 0 0 1 1AMI代碼：+1 0 0 -1 +1 0 0 0 0 0 0 0 -1 +1 0 0 -1 +1AMI碼對應的基帶信號是正負極性交替的脈沖序列，而0電位保持不變，此外AMI碼的編譯碼電路簡單，便于利用傳號極性交替規律觀察誤碼情況。但AMI碼也有其不足，當原信碼出現連“0”串時，信號的電平長時間不跳變，造成提取定時信號的困難。解決“0”碼問題的有效方法之一就是采用下面的HDB3碼。（2），HDB3碼的全稱是3階高密度雙極性碼，它是AMI碼的改進型，其目的是為了保持AMI碼的優點而克服其缺點，使連“

3、0”的個數不超過3個。其編碼規則如下：1），當信碼的連“0”個數不超過3時，扔按AMI碼的規則編，即傳號極性交替；2），當連“0”的個數超過3時，則將第四個“0”改為非“0”的脈沖，記為+V或-V,稱之為破壞脈沖。相鄰V碼的極性必須交替出現，以確保編好的碼中無直流；3），為了便于識別，V碼的極性應與其前一個非“0”脈沖極性相同，否則，將“0”的第一個“0”更改為與該破壞脈沖相同的極性脈沖，并記為+B或-B ;4),破壞脈沖之后的傳號碼極性也要交替。其中+V,-V,脈沖和+B和-B脈沖與+1,-1脈沖波形相同，用V或B符號的目的是為了示意是將原信碼的“0”變換成“1”碼。雖然HDB3碼的編碼規則

4、比較復雜，但譯碼卻比較簡單。從上述原理看出，每一個破壞碼符號V總是與前一非“0”符號同極性。這就是說，從收到的符號序列中可以容易的找到破壞點V，于是也斷定V符號以及前面的3個符號必須是連續的0符號，從而恢復4個連0碼，再將所有-1變成+1后便得到原來的消息代碼。2設計思路（1），AMI/HDB3編碼單元中的端口為基帶信號NRZ碼、電平控制信號ctrl、正極性輸出pout1和負極性輸出pout2（因為AMI/HDB3的編碼為雙極性歸零碼，而仿真波形中沒有雙極性編碼，因此將雙極性碼分離為正負極性的2組碼）。當ctrl端口接高電平時進行HDB3碼的編碼，當電平控制ctrl端口接低電平時進行AMI編碼

5、，單元輸出兩路并行信號pout1和pout2，分別與AMI碼或HDB3碼的正極性信號和負極性信號相對應，這兩個信號作為AMI/HDB3編譯碼模塊中的單雙極性變換器的輸入信號，同時經過ctrl的控制和經極性變換后得到AMI碼或HDB3碼。（2）， 在譯碼單元中將編碼單元輸出的將AMI/HDB3雙極性轉換的2路單極性碼作為輸入信號，控制電平ctrl控制譯碼為AMI碼或HDB3碼。最后由輸出端口輸出譯碼后的信號。（3），在這里可以將編碼單元和譯碼單元分開設計，先進行編碼的設計，并進行波形仿真，然后進行譯碼設計，在波形仿真時將譯碼器的輸入信號波形設置為和編碼器的輸出波形一致，然后進行編譯，對比譯碼的仿

6、真輸出波形是否和編碼的基帶輸入信號一致.從而確定程序是否出現差錯！3模塊的設計 （1）、.編碼單元模塊NRZBS-INpout1pout2ctrlAMI/HDB3編碼子單元NRZ:基帶輸入信號 BS-IN：位同步信號 ctrl：輸出碼型控制信號pout1：輸出碼極性變換后的正極性輸出 pout2：輸出碼極性變換后的負極性輸出 AMI/HDB3編碼單元的算法流程圖（2）、譯碼單元模塊pin1BS-RpoutctrlAMI/HDB3譯碼子單元pin2 Pin1：輸入信號，與編碼單元中的pout1相連 Pin2：輸入信號，與編碼單元中的pout2相連BS-R: 位同步信號：ctrl：控制AMI碼或H

7、DB3碼譯碼為原信號 Pout：譯碼后的信號輸出端口 AMI/HDB3 譯碼單元算法流程圖4、仿真，分析代碼：碼：碼：其中碼也可以以開始(1)、首先進行AMI/HDB3碼編碼的仿真. Ctrl為低電平時為AMI編碼!Ctrl 為高電平時為HDB3編碼!此為ctrl為低電平時AMI編碼!依圖可觀察出輸出延時了7個時間脈沖!第一個碼編為 ”-1”此為ctrl為高電平時編的HDB3碼!可通過觀察知第一個高電平編為”+1”且有3個時間脈沖的延時.（），進行譯碼，將碼還原成基帶信號即為圖中的為低電平時為譯碼。為高電平時為譯碼此為為低電平時的譯碼，由圖看出譯碼而出的信號有一定的延時。此為為高電平時的碼譯碼，輸入，輸出之間有一定的延時。此為編譯碼邏輯原理圖！前面為輸入端，然后編碼器，譯碼器，最后輸出端口。5結果由波形仿真圖分析其高低電平，得出編碼，譯碼的碼字，并比較編碼器的輸入，和譯碼器的輸出，看是否一致，得出在誤差范圍內輸入，輸出相一致，實驗設計成功！6、總結通過對通信原理實驗中的碼的設計，我加深了對基于設計的認識，并通過本次設計基本掌握了的基本應用，并且也加深了對編譯語言的認識！對其他的關于的課程奠定了一定的基礎。通過本次設計實驗還加深了對碼的認識和了解，通過親自的編碼和譯碼過程以及波形仿真更加形象的學習了基帶傳輸中的常用碼型/HDB3碼，也為通信原理中