數字載波通信電路設計與仿真課程設計_第1頁
數字載波通信電路設計與仿真課程設計_第2頁
數字載波通信電路設計與仿真課程設計_第3頁
數字載波通信電路設計與仿真課程設計_第4頁
數字載波通信電路設計與仿真課程設計_第5頁
已閱讀5頁,還剩2頁未讀 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、目錄 引言11mfsk簡介12 mfsk調制電路的fpga實現22.1 基于fpga的mfsk調制電路方框圖32.2mfsk調制電路vhdl程序52.3仿真結果53.總結5參考文獻6引言數字信號傳輸系統分為基帶傳輸系統和頻帶傳輸系統頻帶傳輸系統也叫數字調制系統。數字調制信號又稱為鍵控信號,數字調制過程中處理的是數字信號,而載波有振幅、頻率和相位3個變量,且二進制的信號只有高低電平兩個邏輯量1和0,所以調制的過程可用鍵控的方法由基帶信號對載頻信號的振幅、頻率及相位進行調制,最基本的方法有3種:正交幅度調制(qam)、頻移鍵控(fsk)、相移鍵控(psk)根據所處理的基帶信號的進制不同分為二進制和

2、多進制調制(m 進制)多進制數字調制與二進制相比,其頻譜利用率更高。本文研究了基于fpga的mfsk(多頻鍵控)調制電路的實現方法,并給出了max+plusii環境下的仿真結果。1 mfsk簡介mfsk系統是2fsk(二頻鍵控)系統的推廣,該系統有m個不同的載波頻率可供選擇,每一個載波頻率對應一個m進制碼元信息,即用多個頻率不同的正弦波分別代表不同的數字信號,在某一碼元時間內只發送其中一個頻率。mfsk信號可表示為:為載波角頻率,通常采用相位不連續的振蕩頻率,這樣便于利用合成器來提供穩定的信號頻率。圖1 為mfsk系統的原理框圖。在發送端,輸入的二進制碼元經過邏輯電路和串/并變換電路轉換為m進

3、制碼元,每k位二進制碼分為一組,用來選擇不同的發送頻率。在接收端,當某一載波頻率到來時,只有相應頻率的帶通濾波器能收到信號,其它帶通濾波器輸出的都是噪聲。抽樣判決器的任務就是在某一時刻比較所有包絡檢波器的輸出電壓,通過選擇最大值來進行判決。將最大值輸出就得到一個m進制碼元,然后,再經過邏輯電路轉換成k位二進制并行碼,再經過并/串變換電路轉換成串行二進制碼,從而完成解調過程。圖1 mfsk系統原理框圖2 mfsk調制電路的fpga實現2.1 基于fpga的mfsk調制電路方框圖 調制電路方框圖如圖2所示。基帶信號通過串/并轉換得到2位并行信號;四選一開關根據兩位并行信號選擇相應的載波輸出(例中m

4、取4)。圖2 mfsk調制電路方框圖2.2 mfsk調制電路vhdl程序調制電路vhdl關鍵代碼如下:entity mfsk isport(clk :in std_logic; -系統時鐘 start :in std_logic; -開始調制信號 x :in std_logic; -基帶信號 y :out std_logic); -調制信號end mfsk;architecture behav of mfsk issignal q :integer range 0 to 15; -計數器signal f :std_logic_vector(3 downto 0); -分頻器signal xx:

5、std_logic_vector(1 downto 0); -寄存輸入信號x的2位寄存器signal yy:std_logic_vector(1 downto 0); -寄存xx信號的寄存器beginprocess(clk) -此進程過對clk進行分頻,得到4種載波信號f3、f2、 f1、f0。beginif clkevent and clk=1 then if start=0 then f=0000; elsif f=1111 then f=0000; else f=f+1; end if;end if;end process;process(clk) -對輸入的基帶信號x進行串/并轉換,得

6、到2位并行信號的yy beginif clkevent and clk=1 then if start=0 then q=0; elsif q=0 then q=1;xx(1)=x;yy=xx; elsif q=8 then q=9;xx(0)=x; else q=q+1; end if;end if;end process;process(clk,yy) -此進程完成對輸入基帶信號x的mfsk調制beginif clkevent and clk=1 then if start=0 then y=0; - if語句完成2位碼并行碼到4種載波的選通 elsif yy=00 then y=not

7、f(3); elsif yy=01 then y=not f(2); elsif yy=10 then y=not f(1); else y=not f(0); end if;end if;end process;end behav;2.3 仿真結果max+plusii環境下的仿真結果如圖3所示。圖3 mfsk調制程序仿真結果注:中間信號yy與輸出調制信號y的對應關系:“00”=f3;“01”=f2;“10”=f1;“11”=f0。3 總結多進制數字調制技術與fpga的結合使得通信系統的性能得到了迅速的提高。本文基于fpga實現了mfsk調制電路部分,限于篇幅,沒有對解調部分的電路進行討論。在實際應用中,完全可以把調制部分和解調部分電路都集成到一片fpga芯片內,這樣即提高了fpga內部結構的利用率,又可以降低系統的成本。參考文獻:1 張學平,王應

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論